エルピーダメモリ、Powertech Technology(PTI)、United Microelectronics(UMC)の3社は6月21日、28nmプロセスを含む先端プロセス向けのTSV(Through Silicon Via)に関する共同開発およびビジネス協力を行うことで合意したことを発表した。エルピーダのDRAMテクノロジー、PTIのアセンブリ技術、UMCのロジックファウンドリ技術と3社それぞれの強みを活かして、1チップソリューション(3D IC Logic+DRAMインテグレーション)を推進していくとしている。

エルピーダは、2009年TSV積層技術による8GビットDRAMの開発に成功した。TSV積層技術の利点は、ロジックデバイスとDRAMの超多出力接続が可能となることで、これにより、データ転送量の増大と低消費電力化の両立ができ、従来以上の高性能デバイスの実現の可能性が出てくることとなる。

高性能デバイスの実現のためには、DRAMメーカーである同社1社のみでは難しく、ロジックメーカーとの緊密な連携を行う必要があるため、マイクロプロセッサなどの先端SoCのカスタマを有するUMCの先端ロジックファウンドリ技術をTSV積層技術で結びつけることで、異種デバイスを自由に積層するTSV積層の最終目標である「システムソリューション」の実現に向けての開発を加速して行く計画とエルピーダでは説明している。

またTSV積層の量的拡大を推進するに、より安価な製造技術の確立、大量生産が可能な製造ラインの構築が必須であり、この実現のために、先端組立技術を保有し、広く中立な立場でビジネスを展開しているPTIと協働していくと3社アライアンスの意味を説明。これにより、TSV積層技術を用いたさまざまな形態のサービスが提供できるとしており、カスタマのより高性能なシステム構築に貢献していくとコメントしている。

TSVの活用によりDRAMとロジックの統合が可能となり、将来の通信機器や携帯電話、デジタルコンシューマ機器の要求を満たすことができるようになると3社は説明しており、今回の協業は、ロジック＋DRAMのインタフェース設計、TSV形成、ウェハ薄加工、テストおよびチップ積層アセンブリといったカスタマの要望にあわせたトータルソリューションの開発を促進していくとする。

なお、TSV via-filling技術とウェハ薄加工技術はエルピーダの日本の施設で開発、TSVチップ積層と組み立て、テスト工程は台湾のUMCおよびPTIの施設で行う予定としている。