ARMとIBMは10月21日、都内で記者会見を開き、2008年9月29日に発表したARM、Charterd Semiconductor Manufacturing、IBM、Samsung Electronics4社による32nm/28nm SoCデザインプラットフォームの開発(日本語リリース)の概要を説明した。

ARM Vice President of Marketing for the Physical IP DivisionのThomas P. Lantzsch氏

ARMは、IBMのCommon Platform(CPA)向けIPを90nmプロセス世代より提供してきた。今回の32nm/28nm向けフィジカルIP開発はこの延長線上にあるもので、「消費電力、性能、実装面積を最適化したCortexベースのSoCの開発に向け、スタンダードセル、メモリ、カスタムセル/ブロックのそれぞれのフィジカルIPを開発する」(ARM Vice President of Marketing for the Physical IP DivisionのThomas P. Lantzsch氏)という。

IBMらが開発を進めている32nmのCPAは、High-k/メタルゲートの導入のほか、歪みSi、従来のlow-kよりも誘電率を下げたExtreme low-k、高NAのArF液浸リソグラフィなどが導入されており、前世代の45nmプロセスに比べ、低電力動作時のパフォーマンスが30%増加、消費電力が40%低減可能となっている。

IBM Semiconductor Research and Development CenterのDirectorであるJaga Jagannathan氏

IBM Semiconductor Research and Development CenterのDirectorであるJaga Jagannathan氏は、「IBMとARMが連携することで、多くのコンシューマ向けアプリケーションで32nmプロセスを適用したSoCを製造することが可能となることは重要な事柄である」と語る。

なお、CPAによる32nmプロセスは、設計用のアルファ・レベル・キットが用意されており、2008年第3四半期よりプロトタイプシャトルが開始されている。

また、両社によると2008年10月中に、32nm LPプロセス向けシャトルサービス用のARM IP「Cassini Chip」がマスクハウスに対し提供される予定としている。

IBMが行っている半導体の研究開発体制(左の方から基礎研究から量産に向けて4段階で研究開発を行っている)