日立製作所は、LSIの消費電力を約50%低減することが可能なSRAMの低電圧化技術を開発した。

SRAMは、LSIのメモリ機能を担うオンチップメモリとして活用されているが、プロセスの微細化に伴い、素子特性のバラつきが大きくなるため、動作電圧のマージンを持たせる必要があり、その結果として動作電圧が下げられず、低消費電力化ができないという問題があった。

今回、同社は従来の固定の動作電圧に対するSRAMの動作状況をみて動作電圧マージンを決定する"静的"な解析手法から、時間経過に伴い動作電圧が変化する、実動作時と同様の条件でSRAMの動作を調べる"動的"な解析技術を開発することにより、動作電圧のマージンの適正化を図り、低電圧のSRAMの設計を可能とした。

また、同技術で設計されたSRAMのさらなる低電圧化を図るため、2つの回路技術も併せて開発したという。1つは、SRAM動作中に生じるデータ破壊減少を低減し、読み出し特性を向上させるための「短ビット線SRAM技術」であり、もう1つは、SRAM内のメモリセル動作の安定性を向上させて低電圧での動作を可能にする「列単位基板制御SRAM技術」。

短ビット線SRAM技術は、従来は1本のビット線に256以上のメモリセルを付加した構造だったものを、1本のビット線に付加するメモリセルの数を制限することで、読み出し時の安定性を向上させるというもの。同技術は、高速化技術として用いられてきた実績はあるが、低電圧化にも効果があることが判明。今回は、1ビット線に付加するメモリセルを16に抑えることで、低電圧化を実現したという。

また、列単位基板制御SRAM技術は、メモリセルに対し、アレイ状に並べられたメモリセルに対し、同時に列ごとで行われる書き込み・読み出しの動作に対し、動作に合わせてトランジスタの基板電位を制御する技術。これにより、メモリセルの動作の安定性を向上させることが可能となり、低電圧での動作を可能とした。

同社では、今回の技術の効果を確認するために、90nmプロセスを用いた1MビットのSRAM回路を試作、LSIの動作電圧を1.0Vから0.7Vに低減することに成功した。これは、電力効率が約2倍向上したことを表しており、LSIの消費電力を約50%低減できることが確認されたという。

なお、同研究は、文部科学省科学技術試験研究委託事業による委託業務「低電力高速デバイス・回路技術・論理方式の研究開発」にて、実施されたものである。