日立製作所ならびに東京大学生産技術研究所の桜井貴康教授らのグループは20日、スーパーコンピュータ(スパコン)に搭載されたプロセッサの制御を細かく行うことにより、プロセッサを集積したLSIの省電力化を実現する技術を開発したと発表した。

プロセッサの動作周波数と基板電圧を切り替えるには、処理時間が必要となるが、同研究グループでは、大規模計算プログラムが実行される際のプロセッサの動作状況の解析を行った。 一般に並列計算方式では、並列計算のみを行うプロセッサと、並列計算と共に計算準備や他のプロセッサとの通信を行うプロセッサが存在し、後者が計算準備を行っている間は計算専用のプロセッサが待機状態になるなど、両プロセッサでは計算処理量や動作タイミングが異なることが知られていた。今回の解析の結果、この動作タイミングの差を基板電圧の切り替えに利用できること、ならびにプログラムによっては、細やかにこの切り替えを実行できることを明らかにした。

同研究グループではこの発見を基に、LSIの基板電圧と動作周波数を設定するレジスタ回路を設けることで、計算処理を行っていないプロセッサの周波数を低く設定するとともに、基板電圧を制御することでしきい値電圧を高くし、リーク電流を削減する方法を考案した。

これにより、並列計算を実行する場合、処理を割り当てられなかったプロセッサの動作周波数を下げるとともに、基板電圧を上げ、非動作中のリーク電流を抑制することが可能となるほか、再び処理を割り当てられた場合でも、計算処理が開始されるまでの準備時間の間に周波数と基板電圧を切り替えることで、処理性能の低下を引き起こすことなく処理の実行を可能とした。

なお、同研究グループでは、90nmプロセスを用いて、4個のプロセッサを搭載した実験用LSIを試作。基本動作の確認を行った結果、大規模計算のプログラムによっては、LSIの消費電力を最大で約50%削減できる見通しを得たとしている。