Xilinxは24日(現地時間)、同社のFPGAデザインツール「ISE (Integrated Software Environment) Design Suite 10.1」の提供を開始したことを発表した。

同ツールは、ISE Foundation、Platform Studio (XPS) 付きEDK、System Generator for DSP、AccelDSP 合成ツール、ChipScope Pro analyzerとChipScope Pro Serial I/Oツールキット、PlanAheadデザイン分析ツールとISE Simulatorで構成されている。

今回のリリースでは、FPGAデザインコミュニティの最重要問題となっているタイミングクロージャと生産性の問題を解決するために開発した「SmartXplorer」テクノロジが導入されている。同テクノロジでは、複数のLinuxマシンをパラレルに使うことで、1日あたりのデザイン試行回数を増やし、分散処理機能を用いた複数インプリメンテーションの実行によりFPGAの性能を最大38%向上させることができる。

また、デザイン実行の最適条件を決定するプロセスの簡略化が行われている。設計者は、「速度性能の追求」、「デバイス使用率の最適化」、「ダイナミック消費電力の低減」、または「設計時間の最短化」の1つを設計目標として設定することが可能。"デバイス使用率の最適化"を用いた場合、平均10%の使用効率の改善を見込めるという。

さらに、EDAベンダの1社であるMentor Graphicsとの共同開発によるテクノロジも適用されている。IEEE標準に準拠したセキュアIPモデルの採用により、同ツールは最大2倍の高速なデザイン検証が可能である。新たに最適化されたBRAM、DSPおよびFIFOシミュレーションモデルにより、RTLシミュレーションの実行時間がおよそ1/2に短縮されている。

このほか、広範囲な消費電力最適化ソリューションが提供されている。統合化された「消費電力最適化の設計目標」機能を用いることにより、ユーザは簡単な手順でプロセス消費電力の最適化を指定することが可能。マップおよび配置配線アルゴリズムの改良により、ユーザは設計においてダイナミック消費電力を「Virtex-5」の場合で平均10%、「Spartan-3」の場合で平均12%低減することができる。

なお、同ツールの価格は495ドル～となっているが、同社のWebサイトから60日間限定評価版を無料でダウンロードすることが可能だ。