Taiwan Semiconductor Manufacturing(TSMC)は24日、40nmプロセスを採用した製造技術を発表した。同プロセスは、性能重視の汎用技術(40G)および電力効率を重視した低電力技術(40LP)の2種類をサポートしており、設計環境と検証済みのサードパーティIPおよびEDAツール、同社提供のスパイスモデルおよび基本的なIP群で構成されている。

ゲート密度は、同社65nmプロセス比で2.35倍向上しているほか、動作時の消費電力は同社45nmプロセス比で最大15%削減している。また、幅広いアプリケーションに対応するために、エンベデッドDRAMと共に、広範囲のミクスドシグナルおよびRFオプションが提供される。

まず同社の300mmウェハ対応工場である「Fab12」にて製造され、需要が増大に併せて、もう1つの300mmウェハ対応工場「Fab14」へ移管される予定。

また、同プロセスの提供に伴い、CyberShuttleプロトタイプサービスの提供も行われる。現在、4月、6月、8月、10月、および12月実施分の予約を受け付けており、初回のカスタマは、すでにマルチ・プロジェクト・ウェハで200ブロック以上の試作を完了している。

なお、同プロセスは、現在、複数の顧客によりデバイスの設計が行われている段階にあり、実際のウェハの製造は、2008年第2四半期中が予定されている。