ルネサス テクノロジおよび日立製作所、早稲田大学の3者は、マルチコア型システムLSIの低消費電力化技術、ならびにプログラム処理の高速化が可能となる複数CPUコアの同期技術を開発した。

開発された低消費電力化技術は、複数あるCPUコアにおいて、ある動作をする際に動作の必要がないコアの供給電源を独立して遮断するほか、それほど性能を必要としないコアの動作周波数を落とすことで実現される。同技術は、従来のハードウェアもしくはOSによる電力制御方式と比較し、コンパイラと協調し1つのプログラム上で各CPUコアの電源を操作することから、プロセスの微細化で問題となるリーク電力の低減を図ることが可能だ。

試作されたLSIは、1チップにルネサスのマイコン「SuperH」のコアを8個集積。動作周波数は、最大600MHzで、処理性能は最大8,640MIPS（Dhrystone 2.1時）を実現。消費電力は600MHz動作時に約2.8Wで、単位電力あたりの性能は3,000MIPS/W以上を実現している。また、各コアにプログラムおよびデータの一時格納用RAMを搭載。コアとRAMの供給電源をそれぞれ独立した回路構成にすることで、個別に電源供給を停止する構造を実現している。各コアとRAMの電源遮断および周波数・電圧の制御は、早稲田大学が開発した自動並列化コンパイラにより行われる。この自動並列化コンパイラは、新エネルギー・産業技術総合開発機構(NEDO)による「リアルタイム情報家電用マルチコア」プロジェクトで策定されたマルチコア用API(Application Programming Interface)を用いて電力制御を行う並列Cプログラムを生成する。

実験では、オーディオ圧縮用のAACエンコードプログラムを8コアで曲長と同じ時間内に圧縮を終了するという条件下でリアルタイム実行した場合において、自動並列化コンパイラによる電力制御機構を利用することにより、86%の電力削減が確認された。

一方、併せて開発された複数CPUコアの同期技術は、すべてのCPUコアあるいは複数のCPUコアが、実行タイミングを合わせたり(バリア同期)、部分CPUコア間の実行タイミングを合わせたりする(部分バリア同期)ことができるハードウェア機構。ソフトウェアで処理する場合に比べ18倍高速化できることが確認されている。さらに、同技術は、自動並列化コンパイラの最適化を効果的に高めるように設計されており、AACエンコーダの自動並列化では、1プロセッサに比べ5.8倍の高速化が確認された。

複数CPUコアの同期技術の処理性能に関しては、コンパイラの高度化により、さらなる速度向上が見込まれる。また、従来の手動による並列化では、数週間単位の時間を要していたものがコンパイラの利用により数分単位に短縮が可能となるため、マルチコア用ソフトウェアの開発期間の短縮も期待される。