米Hewlett-Packard(HP)は1月16日(現地時間)、従来の技術にナノテクノロジーを組み合わせた技法を用いて、従来より8倍の密度を持つFPGA(Field Programmable Gate Array)の開発に成功したと発表した。FPGAは半導体素子上に論理回路を作成し、プロセッサ機能のプログラミングを可能にするシステム回路。通信機器や家電など、さまざまな分野で利用されている。HPでは、今回の技術は消費電力の低減ならびにパフォーマンス向上に大きなメリットがあると述べている。

今回の新型FPGAは、従来型のCMOSベースの回路層の上端にナノスケールのクロスバースイッチを形成し、CMOS/ナノテクのハイブリッド素子を構成するもの。ハイブリッドFPGAに使われるCMOSトランジスタのサイズは既存のものと同一で、製造にあたってはわずかな設備の変更でそのまま新型FPGAの製造に転用できる点が特徴となる。この新技術は「FPNI(Field Programmable Nanowire Interconnect)」と命名され、従来型のFPGA技術のバリエーションの1つであるとHPでは説明する。

今回の研究成果はHP LabsのGreg Snider氏とStan Williams氏による共同論文の形で、1月24日発行のNanotechnology誌上に「Nano/CMOS Architectures Using Field-Programmable Nanowire Interconnect」のタイトルで掲載される予定だ。HPのシニアフェローで、HP LabsのQuantum Science ResearchディレクターであるWilliams氏は「伝統的な"チップ"が縮小を続けていくなか、ムーアの法則は物理法則の限界に突き当たる道を突き進んでいる。過度の放熱と機器の動作上の欠陥がナノスケールで発生している。われわれにできることは、従来型のCMOS技術とナノスケールのスイッチをハイブリッド回路の中で組み合わせ、効率的なトランジスタ密度の向上、電力浪費の低減、欠陥回路の冗長性の大幅な改善を実現することだった」と述べている。

HPの研究者らは現在、実際のチップ上に同クロスバー技術を用いた回路の実現に取り組んでおり、今年中にもプロトタイプが完成する見込みだと述べている。サンプルとして示されているのは、45nmハーフピッチのCMOS上に15nm幅のクロスバーを組み合わせた、現状の半導体技術の延長線上にあるもの。Williams氏によれば、このレベルの技術は2010年にも利用可能になるという。またトランジスタの製造プロセスルールの微小化を待たずして、約3世代ほど技術的なステップアップを果たすのと同等のインパクトがあるという。