【MPF 2003 レポート】Banias Busのサポートも追加されたVIA C5I

○C5I

(Photo14)SSE2の実装で難しいのは、128bitレジスタの搭載や64bit浮動小数点演算の搭載である。これらを、いかにダイ面積を増やさずに実現するか、というあたりが肝になるわけだが、「いろいろテクニックを駆使している」と、非常にあいまいな返事しか返って来なかった

さて、これに続きC5Iについての言及もあった(Photo14)。Esterと呼ばれるこの新コア、テープアウトの作業はだいぶ進んでいるそうで、来年Q1にはテープアウトするとしている。基本的な構造は大きく変わらない(多少チューニングはするそうだ)が、SSE2命令を搭載するほか、Banias Busのサポートも追加されるという。90nmプロセスを使い、最大2GHz程度までの動作クロックを狙うとしている。さて、ここでテーマとなるのは、90nmプロセスの採用と、Banias Busのサポートである。まずは後者からちょっと説明しよう。

Banias Busとは要するにPentium Mで利用される400MHz FSBのバスのことである。基本的にはPentium 4のバスと同じだが、IntelによればP4バスとこのBanias Bus(Intelは"Pentium M PSB"と表記している)の違いは

・アドレスバスを32bitに制限した。(P4バスは36bit)
・デュアルプロセッササポートの信号ピンを外した。
・DPWR(Data Bus Power Control)という信号線を追加し、データ送受信時以外はバスへの電力供給を落とせる様に配慮した。
・信号レベルを1.05Vに落とした。

あたりが主なところになる。なぜこれを利用したかというと、P4バスではバスの駆動に必要な消費電力が大きすぎて、C5には向いていないからだという返事が返ってきた。まぁこれは判るのだが、相違点の2番目にある「デュアルプロセッサのサポートを外した」というのは、折角デュアルプロセッサのサポートを追加したC5には好ましくないと思えたのだが、「それはMarketing Issueであって、技術的には問題なくデュアルプロセッサで動作する。というか、した(笑)」(Centaur関係者)という身も蓋も無い答えが返ってきた。

もう一つの疑問は90nmプロセスの採用である。広く知られている通り、VIAはIBM Microelectronicsの90nm FabでC5Iを製造する。「なぜIBMなのか?」という質問には「そもそもどこのFabで製造するかはまだ秘密だ(笑)」と直接答えてはもらえなかったものの、例えばTSMCやUMCが進めている110nmプロセスの開発なども「きちんとトレースしている」という返事が返ってきた。そもそもC5Iについても、確かに90nmプロセスを使うが、特定のFabだけとは限らないし、また将来のバリエーションとして110nmプロセスの製品が登場することもありえるという、微妙な含みを持たせた答えが返ってきた。「そもそも我々は急いでプロセスを微細化するつもりはない。IntelとかAMDはものすごいスピードでやってるけどね」(Glenn氏)というあたりにも、それが見え隠れする。

C5IはPentium Mと完全にピン互換となるそうで、そうなると例えばBanias/Dothanのマーケットに「低消費電力」を売りにして投入できる可能性が出てくる。ただし、いくら売りが低消費電力といっても、性能であまりにハンデがあるのは好ましくないわけで、従ってEsterはこのマーケットを狙って、多少高くても性能があげやすい90nmプロセスで製造してゆく一方、AntaurやEdenのマーケットはそこまで性能を急激に上げる必要がないので、Nehamiahコアを既存の130nmのままブラッシュアップしつつ、必要なら110nmへの移行を行いながら、ゆるやかに性能を上げてゆくという形で、製品ラインが複数に分かれる可能性がある。一気に130nm→90nmの移行をするよりも、この方が堅実だし、Centaurらしい気もする。

○以下余談

C5Pの発表の前にTransmetaのEfficeonの発表があったわけで、そこでGlennに"LongRun2をどう思うか?"と質問した返事はちょっと面白かった。技術的に見れば、例えば通常トランジスタは3つのコンタクト(Source, Drain, Gate)から構成されるが(図1)、ここにProbe用の4つ目のコンタクトを立てて、ここでリーク電流の大きさを測定して、そこからフィードバックを掛ければいいのだという(図2)。コンタクトが1つ増える分、製造には多少手間取るが、別に可能だそうである。「ただ、TransmetaはLongRun2で(リーク電流を削減することで)待機時の消費電流を144mWから2mWに出来たそうだが、ウチは元々25mWだから別に必要ないよ(笑)」だそうである。このあたりは、トランジスタ数を少なく抑えたC5の強みということだろう。

(大原雄介)

【MPF 2003 レポート】低消費電力や高クロック化・デュアル対応を果たすVIA C5P
http://pcweb.mycom.co.jp/news/2003/10/17/21.html

【NewsSpecial】MPF 2003レポート
http://pcweb.mycom.co.jp/news/special/2003/10/16/01.html

VIA Technologies、Nano-ITX用プロセッサ「VIA Eden-N」を正式発表
http://pcweb.mycom.co.jp/news/2003/10/15/13.html

VIA Technologies
http://www.via.com.tw/

Centaur Technology
http://www.centtech.com/



人気記事

一覧

イチオシ記事

新着記事