【MPF 2003 レポート】低消費電力や高クロック化・デュアル対応を果たすVIA C5P

今回のMPFの特徴は、何しろx86系プロセッサが殆ど無いこと。Intelは全く不参加だし、AMDにしてもFred Weber氏の基調講演(これはこれで面白かったのだが)だけ。具体的なプロセッサのアナウンスがあったのはTransmetaのEfficeonと、VIA(というかCentaur Technology)のC5P/C5Iのみだった。

さてそのCentaur Technology、登場するのはおなじみGlenn Henry氏である(Photo01)。通常だと、「とにかく数GHzもの動作速度のCPUなんて普通のユーザーは要らない」というGlenn節が始まるのだが、なぜか今年は大人し目のスタート。ざっと昨年~今年に掛けての製品ラインのおさらいをした上で(Photo02)、C5Pの説明が始まった。

(Photo01)とにかく壇上では不機嫌な顔がトレードマークの、G. Glenn Henry氏。Centaur Technologyの創立者にしてCEOである
(Photo02)製品のついでに、Centaur TechnologyとVIAの関係も良くわかる構図である

○C5P

C5Pは、その前のC5XL同様、Nehemiahコアのコード名で知られる。何が異なるかというと、

設計の見直しでダイのシュリンクを行い、消費電力と発熱を抑えながら、より高クロック動作を可能にした
200MHzのFSBをサポートした(Glennはこれを後で"Super370"と呼んでいた。Super7を思い出させるネーミングである)
デュアルプロセッサ動作(と、これに必要な各種Featureのサポート)
暗号化アクセラレーション命令の追加

の4点が主な項目である(Photo03)。ちなみに現在サンプリング中のC5Pは、既存のC5XLと同じTSMCの0.13μm Standard Processで製造しているが、年末にはLow-K素材の導入を始めることもアナウンスした。ちょっと各々について、もう少し細かく説明してゆこう。

(Photo03)L2キャッシュや配線のためのエリアまで全部含めて47平方mmという、相変わらず高密度な構成
(Photo04)そういえば、Centaurのコアのフロアプランが公開されたのは、これが初めてな気がする

Photo04はC5Pのフロアプランであるが、なかなか凝縮された構造になっていることが判る。特にL2のダイ面積の小ささは、Pentium MとかEfficeon/Athlon64などと比べると、非常に小さく感じるほどだ。具体的な手法としては、

新機能のために18万トランジスタほど追加したが、その一方28万トランジスタほど不要な回路を削った
トランジスタ数で言えば0.5%(差し引き10万トランジスタ)に相当するが、ダイ面積では7%ほど削減した
省電力化のためにClock Gatingなどの機構を入れた
Low-K素材の導入のための最適化を行った
(Photo05)"Hand polishing"というのは文字通り手でFETを磨いている…訳はなく、要するに自動デザインツール任せにするのではなく、細かいところまで人手でチューニングを掛けたという意味。ちなみに、ダイ縮小の際に多少性能とのトレードオフはあった(キャッシュを4way Interleave→2way Interleaveに変更など)様だが、「大きく性能には影響しない」(Glenn氏)そうだ

などが示されている(Photo05)。実のところ、こうした作業によってダイサイズを非常に小さく抑えられたため極めて低コストでもペイし、結果としてEdenプラットフォームなどで広く利用される結果になったともいえる訳だから、これはCentaurにとって重要な事だろう。

(Photo06)NanoBGAパッケージのC5XLとPentium Mのダイ比較。パッケージとダイの両方がかなり小さい訳だが、C5Pは更に小型化されている 
(Photo07)こちらは展示会場で示されたC5P(ヒートスプレッダ付、右端)とヒートスプレッダ無しのC5P(中央)。ちなみにこれはDual C5PのMini ITXボードサンプルだが、チップセットが既存のCLE266な事に注意

ちなみに、こうした作業に伴い、低消費電力化や高クロック動作が可能になっている。Photo08はこれを判りやすくしめしたものだ。つまりC5PはC5XLと比べ、より低い電圧で動作するようになり、また最高動作周波数も上がった。実際にどんな周波数で動作させるか、はアプリケーションによって変わってくるわけだが、例えば「600MHz動作が必要」というものなら、より消費電力を下げられる様になったし、逆に消費電力(例えば6W)の縛りがあるケースでは、より高速に動作させられるという次第だ。ちなみに既存のC5XLの最高動作周波数は1.2GHzだが、C5Pでは1.4GHzまで引き上げられた。これにより、多少のCPIの低下は十分カバーできる、ということだろう。また消費電力の点でも、同クロックのBaniasと比較して全く遜色ない数字が出ていることが判る(Photo09)。

(Photo08)電圧-動作周波数曲線を比較すると、Low-K素材を導入しなくてもかなり性能の向上が見られることが判る。このあたりが、Photo05に出てくる"Hand Polish"の効果という訳だ 
(Photo09)性能はどうか、というとこれはまたいろいろ議論があるわけだが、とりあえず消費電力に関しては同等以上で、しかも安価というのがウリになるわけだ

さて、2番目の200MHz FSBだが、VTF 2003 TokyoでCN400という新しいチップセットのアナウンスがあり、後はこれを利用できるCPUが出るのを待っていた訳だから、これは十分リーズナブルである。Socket 370系の弱点の1つはFSBが遅いことにあったわけで、勿論まだ400MHzだの800MHzだのといったPentium 4バスとは比較にはならないものの、これも性能向上の一助となるだろう。

(Photo10)会場で展示されたDual C5Pボード。Photo06と同じシーンなので、比較対象のC5Pパッケージや1centコインも一緒に置いてあるのはご容赦いただきたい

3つ目のデュアルプロセッサに関しては、以前からVIAはSocket 370チップセットでデュアルプロセッサ動作が可能なことをアナウンスしており、単にCPU側でAPICとかBus Snoopingをサポートするかどうかだけだから、技術的な難易度はさして高くない(というか、既存のC5XLとか、その前のC5A/B/Cでもサポートしている可能性も低くないのだが、「デュアルプロセッサがサポートされるのはC5Pからだよ」という返事が返ってきた)これまでサポートしてこなかったのは法的な問題もあったのかもしれない。マーケティング的に見れば、PC向けにデュアルプロセッサをサポートしても得るものは少ないが、Embedded向けには例えばProcessor #1はTCP/IPスタックやOS、Webブラウザなどの処理に専念させ、Processor #2がMPEGのエンコード/デコードやHDDのアクセスに専念するなんていうSetTopBoxもありえる。これは非常に柔軟性が高いやりかただし、しかもSocket 370の構造だと差額は純粋にCPU1個分で済むから、用途によっては非常に便利だろう。C5シリーズは決してパワフルなCPUではないが、Embedded向けとしてみればこれによってCPU性能が倍増すると言っても過言ではないからだ(Photo10)。

さて、ちょっと物議をかもし出したのが暗号化命令である。以前からC5シリーズはAIS(Alternate Instruction Set)という名前で、独自の拡張命令を用意している。というか、これは限りなくC5の内部のRISC命令フォーマットで、これによりx86命令を実行するよりも高いCPIを得やすい、という話はコチラでもご紹介した通りだが、これとは別にx86命令を勝手に拡張して(Photo11)、暗号化のアクセラレーションを可能にしたという話だ。実は既に既存のC5XLでもRNG(Random Number Generator:乱数発生器)が実装されており、利用できるようになっているが、これを一歩推し進めた形だ(Photo12)。どうしてこれをいきなりx86命令として実装してしまったか、についての説明はPhoto13でも多少触れているが、直接Glenn氏に聞いてみた結果をまとめると

(Photo11)AESおよびRSAのDES/3DESに対応しており、レジスタに必要なパラメータをセットするだけで一気に暗号化/復号化が可能になっている
(Photo12)C5XLでは乱数発生器が1つだけだが、C5Pではこれが2個に増え、さらにAESをフルサポート。2GHz動作なら最大25Gbpsの処理が可能となる。C5IではSHA-1のサポートも追加された 
(Photo13)これはどちらかといえば、「CPUにどう付加価値をつけるか」という観点からの記述であって、ユーザーの利益という点ではやや「?」が残る内容ではある

・AISとして実装するとNDA契約が必要になってしまうし(ちなみにAISに関するNDA契約を結んでいるのは10数ベンダーあるそうだ)、それでは誰にも使ってもらえない
・外部の暗号化アクセラレータを使うと、よりコストが掛かる。AESとDES/3DESをサポートしていれば、通常の用途には殆ど足りるはずだ
・もちろん現在こうした事を必要とするのはビジネスユーザーということになるし、ビジネスユーザーに使ってもらうには今のC5シリーズではやや力不足だ。ただ、例えばSetTopBoxやさまざまなIA機器を使ってネットワーク経由でオンラインショッピングをするといった場合、そこでは必ず暗号化は必要になるし、こうしたシーンでこの命令は威力を発揮するはずだ
・(x86 ISAとして認知してもらうための働きかけは?という問いに対して)Intelなんかは自分でやろうとするだろう。かつてのSIMD命令の変遷(AMDが提唱した3DNow!を敢えて使わずに、IntelはSSE/SSE2/etc…をリリースした)を見ればそれは明らかだし、彼らはLaGrandeとか、MicrosoftのParadiumの様な、もっと包括的なソリューションを提供しようとしているから、このレベルの標準化には興味を示さないだろう
・(OS側のAPIのサポートがあれば普及が進むのでは?という問いに対して)プログラマはCPUIDを見て、Centaurのプロセッサだったらこの命令を実行すればよい。これは非常に簡単な話だし、事実OpenBSDはこうした方法でC5XLのRNGをサポートしてくれている。非常にシンプルな方法な方がいいんだ

といった返答だった。ちなみに、「だってPGPメールとか使うときに早いほうがうれしいだろ?」と聞かれて「あなたの奥さんもPGPメール使ってます?」と聞いたら「あー、いや、使ってない(笑)」という返事が返ってくるあたりが実直というか。つまりこの暗号化命令は、PC向けというよりはIA機器向け機能と考えたほうがいいだろう。

(大原雄介)

【MPF 2003 レポート】Banias Busのサポートも追加されたVIA C5I
http://pcweb.mycom.co.jp/news/2003/10/17/22.html
に続きます

【NewsSpecial】MPF 2003レポート
http://pcweb.mycom.co.jp/news/special/2003/10/16/01.html

VIA Technologies、Nano-ITX用プロセッサ「VIA Eden-N」を正式発表
http://pcweb.mycom.co.jp/news/2003/10/15/13.html

VIA Technologies
http://www.via.com.tw/

Centaur Technology
http://www.centtech.com/



人気記事

一覧

イチオシ記事

新着記事