【インタビュー】Ajay Bhatt氏、PCI Expressを語る(2) HubLinkも変わる? 実装について

○実装の問題のあれこれ

(Photo05)
--次に配線について教えてください。PCI Expressを使えばAGP 8xなどに比べて遥かに配線が容易という話でしたが、その一方で色々と制限があります(Photo05)。これを乗り越えるのは結構大変に思えるのですが? というのは、現在使われているPCBの自動配線ツールは、こうした制限に対応していない筈で、したがってこうした制限に対応した新バージョンの配線ツールが必要になってきませんか?

そうかな? それはあまり問題にならないと思うな。PCI Expressはディファレンシャルの信号だから、ペア同士の長さを揃える必要はあるが、これはディファレンシャルならば普通の事だ。それに、1xのPCI Expressは信号線は1対だから、それの配線は難しくない。一方グラフィックスに関しても、もうすでにレイアウト例はIDFのプレゼンテーションで示した通り(Photo06)で、AGP 8xより遥かに容易である事が判るはずだ。AGP 8xの場合、ストローブが問題になるから、32本のデータ線の全てを等長に配線する必要がある。しかし、PCI Expressなら一対ずつ等長になればいいのであって、遥かに簡単だ。それにこれは個人的な意見だが、PCI Express以外にもSerial ATAなど、信号線はディファレンシャルに向かう傾向にある。HyperTransportもそうだしね(笑)。決してこうした信号の配線は難しくないと思う。我々はこれに関してベンダーと定期的に話し合っているが、皆「配線が簡単になった」と言っている。

(Photo06)IDFのプレゼンテーションより
(Photo07)4/10にIDF Japan会場で行われた、プレス向けブリーフィング資料より。2004年に登場するデスクトップ向けチップセットの構造

--そういえば、昨日のQ&Aセッションで、デスクトップ向けのPCI Express搭載チップセットが引き続きHubLinkを利用する(Photo07)理由について、「開発を容易にするためのオプションの1つだ」という話がありましたが、これと関連してお聞きしたいのは、技術的には"PCI Express to PCI Bridge"というのは可能なのでしょうか?

それは勿論可能だ。

--ということは、将来のチップセットではHubLinkを使わずに、MCHから出るPCI Expressの先にPCI Bridgeが繋がり、そこにPCIデバイスがぶら下がるという構造も可能なわけですね?

それは(技術的には)十分可能だが、今のところ計画としては無い。これは、要するにトレードオフだ。現在の構成は、MCHからメモリバスとプロセッサバス、グラフィックスが出て、一方ICHからPCIバスやUSB、その他沢山のI/Oバスが出て、間をHubLinkで接続している。この2つをまとめたものが、PCI Expressで言うところのRoot Complexとなる。このRoot Complexを例えば1チップで作る事もできるし、2チップや3チップで作る事も可能だ。どれでも可能だが、ただシステムレベルで考えた場合、OEMにとってバリデーションコストが無視できないことになる。もし全てHubLinkを廃止してPCI Expressに置き換えてしまうと、OEMベンダーは全てのデバイスの検証をしなければならない。Root complexを現在の形で提供するのは、丁度便利な形に分割されているからだ。PCI Express以外の全てのI/OもICHに含まれているから、個別に検証するよりも遥かに容易になる。勿論将来は、MCHから直接PCI Expressが出る構造になると思うけれどね。

--CanterwoodやSpringdaleはGbE用にCSAポートを装備しますが、OEMベンダーの立場としては、折角このCSA用GbEコントローラを採用した以上、今後もCSAを使いつづけたいと思うのですが? IDFでTony Pierce氏に聞いたところ、このCSAがあるために、GbEでPCI Expressを利用するのは遅れるだろうという話でしたが。

いや、我々は来年、GbEもPCI Expressに移行させる予定だ。

--しかしMCHから出るPCI Expressはグラフィック用の16xのみですよね? ICHからPCI Expressが出ても、HubLinkがボトルネックとなって、十分な性能が得られないのではありませんか?

我々はHubLinkを高速化する。現在HubLink1とHubLink2という2種類のものがあるが、我々が(2004年のデスクトップ向け)チップセットに利用するのは、別のものだ。これは「DML」、たしかDigital Media Linkとか言ったと思う。これは今まで話した事は無いものだが、このDMLは4ポートのPCI Expressをサポートできる。

--ということは、このDMLは現在の266MB/secよりも高速な訳ですね?

十分に高速だ。

--十分に? ということは、2倍程度ではない?

「十分に」高速だ。これはまだ公表していないが、4ポートのPCI ExpressやSerial ATA、USB、その他をハンドリングするのに十分なスピードを持っている。これを使った構成は、MCHから直接PCI Expressを出す構成よりも良い性能となる。

(Photo08)
--ということは、このボード(Photo08)は、あくまでも評価用であって、実際の製品用のチップではないわけですね? このボードにはMCHがまだ未実装ですが、ここに載るチップは製品とは違う?

その通り。これは開発用で、レイアウトや配線の研究などのために利用しているものだ。チップも全く異なる。あくまでこれは、実際にPCI Expressが動作することを証明するためのものだ。

(大原雄介)

【インタビュー】Ajay Bhatt氏、PCI Expressを語る(3) モバイルはどうなる?
http://pcweb.mycom.co.jp/news/2003/04/14/24.html
へ続きます

IDF-J Spring 2003レポート
http://pcweb.mycom.co.jp/news/special/2003/04/09/01.html

Intel
http://www.intel.com/



人気記事

一覧

イチオシ記事

新着記事