【IDF Spring 2003レポート】Process技術に関するあれこれ(1)

さて、先週IDFは無事終了したが、まだ内容に関して書き切れていないので、いくつかテーマを拾いながらご紹介したい。ここでご紹介するのは、プレス向けブリーフィングの形で示されたプロセス技術に関する現状と将来に関するセッションである(Photo01)。

Photo01:説明を行った、Senior Vice President General Manager Technology & Manufacturing GroupのSunlin Chou氏

○4つのキーポイント

説明に当たってくれたChou氏によれば、Intelの半導体製造技術には4つのポイントがあるという。それは、
・300mmウェハによるスケールメリットの追求
・ムーアの法則に沿って大型化・複雑化するデバイス
・ナノテクノロジーによるシリコン半導体の寿命の伸長
・ファウンダリ/ファブレスモデルに対するアドバンテージ
だという。この各項目についてもう少し詳細に説明しよう。

・300mmウェハによるスケールメリットの追求

まず300mmウェハによるスケールメリットである。ウェハのサイズが大きくなることで、ウェハ1枚あたりから取れるダイの数は最大2.4倍程度大きくなる。勿論、ダイが大きくなると例えばマスクの露光時間とかスラリー(研磨剤)を使っての研磨には余分な時間が掛かることになるし、洗浄に必要な水などは増えるが、それらが2.4倍になることはない。その一方、例えば製造装置へのウェハの出し入れの時間とか、ウェハ搬送の時間などには殆ど差が無いから、単位時間あたりでのダイ生産量は増えるし、またダイあたりに必要なエネルギーやリソース(水、空気、etc)は削減できることになる。また、設備投資という意味でも、200mm対応→300mm対応で多少コストは上がるものの、全体としてみると200mmの製造ラインを2.4倍にするよりも安価に済むから効率的な投資が可能というのだ(Photo03)。

Photo02:大規模投資によるスケールメリットと先端技術が最大のアドバンテージ、という考え方を改めて示す内容
Photo03:面積比で言えば300mm^2:200mm^2=2.25:1だが、直径が大きくなった結果、ウェハ周辺部でより多くのダイが取れるようになったため、取れるダイの量が2.4倍程度になっている

もっともこれは、大量生産を行うという前提がつく。それほど大量に生産を行わない場合は、むしろ300mm対応装置のコストが高くつくわけで、必ずしもメリットとはならない。従って、ある程度以上の量を生産することが前提となっている。だから少量多品種を扱うケースでは、必ずしも300mmへの移行を行わない方が賢明という話は当然ある。Photo04はIntelが300mmに移行した、あるいは移行予定の工場一覧だが、全世界で16もの工場がある(Photo05)中で、300mmに移行するのは5つのみ、というあたりが、Intelといえどもスケールメリットを追求する、つまり少品種の大量生産を行うのが難しい現状を示している。

Photo04:最初に300mmラインを導入したのがオレゴンのD1Cで、これに続きニューメキシコのF11Xでも300mmが既に稼動中である。今年は新規のライン稼動はないが、来年はアイルランドで、再来年はオレゴンとアリゾナでそれぞれ300mmラインの稼動が始まる
Photo05:これは2001年11月に日本で行われたテラヘルツトランジスタの発表会のスライドから。全部が全部プロセッサ向けという訳ではないが、合計16もの工場がある

・ムーアの法則に沿って大型化・複雑化するデバイス

Photo06:Delayはトランジスタ1ゲートあたりのスイッチング時間。Costは同じく1ゲートを作るのに必要なコスト、Switching Enegrgyはトランジスタのスイッチングに必要な電力を示す。いずれもプロセスの縮小に伴い、指数級数的に減少している(縦軸が対数な事に注意)事が判る。もっともこれ、厳密にはリーク電流の増加の話が入ってないのはちょっと片手落ちな気がするが

次いでムーアの法則である。IDFのちょっと前に、サンフランシスコで行われた2003 IEEE ISSCC(International Solid State Circuits Conference)で、IntelのGordon Moore氏が、「ムーアの法則」(18カ月毎に集積されるトランジスタの数は倍増する)が向こう10年程度の範囲で引き続き維持されるという見通しを述べたが(【ISSCC 2003レポート】ISSCC開幕:提唱者が語る「ムーアの法則」のこれから http://pcweb.mycom.co.jp/news/2003/02/12/12.html )、これがどんなメリットをもたらすか、を半導体の視点から見たのがPhoto06である。

プロセスの縮小により、性能・コストの両面で大きな進歩が得られているのが、ムーアの法則の直接的なメリットだとしている。加えて、トランジスタの増加により、バリエーションを持つことが出来るようになった、というのもメリットとする(Photo07)。単純なハイスピードプロセスのみならず、フラッシュやアナログ回路、高周波などの回路を組み込むことで、より複雑な構成をワンチップで実現できるようになったという話だ。

これの実現例が、先日Intelの発表したPXA800F統合プロセッサである。PXA210/250の上位製品にあたり、XScaleと4.5MBのフラッシュメモリ、512KBのSRAM、それとIntel MSA(Micro Signal Architecture:DSPの事)をワンチップ化したこの製品は、従来4チップ程度で構成されていたGSM/GPRS向け携帯電話の内部回路を一気にシュリンクすることが可能になっている。(Photo08)これもムーアの法則の一例だという。

Photo07:250nmでフラッシュメモリ、130nmでアナログ回路、90nmで高周波回路や超高速ロジックを統合できるようになっている。ちなみに誤解を招かないように書いておくが、90nmはあくまでMixed SignalもしくはHigh Speed Logicのみを統合しているのであって、Analogは90nmでは統合されない。これを実現しているのはあくまで130nmのみで、これを90nm世代に持ち込む予定は今のところないそうだ
Photo08:PXA800F、通称Manitobaについての詳細はコチラを参照

【IDF Spring 2003レポート】Process技術に関するあれこれ(2)
http://pcweb.mycom.co.jp/news/2003/02/26/18.html
に続きます

(大原雄介)

【News Special】IDFレポート
http://pcweb.mycom.co.jp/news/special/2003/02/08/02.html

Intel
http://www.intel.com/



人気記事

一覧

イチオシ記事

新着記事