【Platform Conference 2003レポート】プレス向けブリーフィングでBarton/Athlon 64/Opteronについて聞く

「Intel以外による、IDFへの対抗イベント」とでも言えば判りやすいだろうか? そういう微妙な位置付けのPlatform Conferenceが今年もサンノゼのSVCCで開催された(Photo01)。会期は1月28日と29日の2日のみ。主な参加企業はこちらのとおり(Photo02)で、SAMSUNG/Micron/Infineon/ELPIDAと主要メモリベンダーが名前を連ねる一方、チップセットベンダーはnVIDIAとSiSのみ。この分野ではメジャープレイヤーである筈のVIAの名前が無いあたりが、今回のPlatform Conferenceの状況を物語っているとも言える。

(Photo01)会場となるSVCC(Silicon Valley Conference Center)。サンノゼ国際空港のそばの、割とこじんまりした建物である
(Photo02)前回のPlatform Conference July 2002にはメインスポンサーだったVIAの名前が消えている。またセッションやパネル、展示などでも大幅に参加企業が減っており、かなりこじんまりした印象

実際ふたを開けてみると、内容は
・HyperTransport LinkやPCI-Xに関するセッション
・メモリ(特にDDR II)に関するセッション

(Photo03)AMDのGabrielle Sartori氏。ちなみに肩書きは"President, HyperTransport Technology Consortium"であり、Athlon 64/OpteronというよりもHyperTransportの標準化や普及を主な仕事とされる方である
がほとんどで、ごくわずかにCPUロードマップに関するセッションとかもあったりするが、講演するのがTom's Hardware Guideだったりしており、あまり新しい話はない。加えてAMD自体、当初は殆どプロセッサの話をする予定は無かった様で、なにせ基調講演のタイトルが"The Future:I/O, Processors & Platforms"だった。ただその後、急遽変更になったようで、"The Road to x86-64"と"HyperTransport Technology is changing the shape of computing, networking and embedded applications"の2つを同じAMDのGabrielle Sartori氏が話すという事になった(Photo03)。もっとも、残念ながら氏の講演には特に新しい内容は(ことAthlon 64/Opteronに関しては)皆無であった。AMD自体、今回はプロセッサに関して特に新規のアナウンスは一切なく、今はBartonやOpteron/Athlon 64のリリース直前の緘口令が敷かれている雰囲気であった。

ちなみに上記の状態とあって、展示に関してもこじんまりした印象。大半がメモリベンダーやHyperTransport関連であった。nVIDIAは今回、GeForce FXというよりもnForce2を展示のメインに据えており、SiSがSiS R658搭載マザーボード(Photo04)とSiS755搭載マザーボード(Photo05)を展示しているのが、多少目新しいという程度でしかなかった。


(Photo04)ABIT SI7。今月23日に発表されたばかりの新製品である。PC1066に加えてPC1200もサポートするあたりがちょっと目新しい。ちなみにSamsungはこの製品を絶賛していたりするのだが、そのあたりの話は別のレポートで
(Photo05)SiSのSiS755リファレンスマザーボード。昨年台北で見たものと多少レイアウトが変わっており、完成度が上がっている雰囲気ではある。ただ相変わらずSiS755の右脇にはローカルフレームバッファ用のパターンが残っているが

以上、終わり…、にしてしまうと編集部からミカンか何かが飛んできそうなので、AMDに関してもう少し話をご紹介する。パブリックセッションは皆無だったが、プレス向けのブリーフィングセッションで、John Crank氏( http://pcweb.mycom.co.jp/news/2002/10/18/30al.jpg の右側)が再び登場。前回のMPFに続いていくつか質問をすることが出来たので、まとめて記したい。

○Bartonに関連して

今年2月(ということはもうすぐだ)BartonコアのAthlon XP 3000+がリリースされ、更に今年中旬には3100+がリリースされることは確認された。ただその際の動作クロックがどうなるか、については「製品発表まで明らかに出来ない」という話で、やはりクロックが下がるのは確実な様だ(上がるのなら隠す必要はないだろう)。問題はBartonコアのAthlon MPである。チップセットの都合上、FSBを266MHzに据え置く必要があるから、同じクロックでもモデルナンバーが下がるのは必須になる訳だが、今回これについては動作クロック、モデルナンバー共に明らかにしてくれなかった。(第1四半期中ではあるが、Athlon XPよりちょっと遅れるそうである)

ちなみにBartonコアの400MHz FSBに関しては、技術的には可能であるとした上で、現実問題として検証に手間がかかるし、顧客(つまりマザーボードベンダー)がこれを使うビジネスをするかどうか、も関連してくるので現時点ではなんとも言えないという返事だった。

○Athlon 64/Opteronに関して

最近Athlon 64に関して話題になっているのは、L2キャッシュを256Kにした、「Paris」と呼ばれる新コアである。噂では第3四半期に登場し、メインストリームマーケットにフォーカスする(ハイパフォーマンスに関しては、従来通り1MB L2キャッシュのClawHammer、というか実態はSledgeHammerであるが、こちらが担うことになる)という話だが、これに関しては流石にノーコメントだった。あくまで現状ロードマップに掲載されているのは、130nm SOIのClawHammerと90nm SOIのSan Diegoのみという返事が返ってきたが、まぁ返事を見れば判るとおり「あくまで現状」というところがミソなのであって、つまりロードマップに掲載されていないこうした製品が登場する可能性については否定されなかった。

また、前回宿題( http://pcweb.mycom.co.jp/news/2002/10/18/30.html 参照)となった8プロセッサ以上の可能性について、現時点ではそれ以上のインプリメントがされていないという回答があらためて帰ってきた。何で8か、というのは技術的というよりはマーケティング的な判断であって、要するに8プロセッサまでをグルーレスで接続できれば殆どのサーバーマーケットがカバーできるから、という事なのだそうだ。

(Photo06)Sartori氏の2度目の基調講演より
ところで今回、HyperTransport Switchに関しての言及が基調講演の中であった(Photo06)。昨年HyperTransport SpecificationがRelease 1.05に上がり、この中でHyperTransport Switchに関する定義がなされたことが記されている事が判る。これを使えば、例えば図1の様な構成をとる事で大規模プロセッササーバーや、高速な巨大クラスターが構成できることになる。そこで気になるのは、現在のOpteron/Athlon 64がこのSpecification Release 1.05をサポートしているかどうかだが、Crank氏は残念ながらこのRelease 1.05自体を知らず、またもや宿題となった(笑)。

(図1)HyperTransport Switchの利用例

ついでにもうひとつCrank氏に聞いたのは、HyperTransport Linkの分割である。ClawHammerの場合、1本のHT Link(16bitの双方向)が出ているわけだが、これを例えば8bitずつ2つに分けて、片方をプロセッサ間リンク、残りをI/Oリンクに振り分けることでデュアルプロセッサが可能になるという噂が以前から流れていた。こうしたことが実際に可能か、というのがその質問である。答えは明快で、こうした形でHyperTransport Linkを分割することは可能である。ただし、それでマルチプロセッサを構成することはできない。マルチプロセッサが可能なのはOpteron(つまりSledgeHammer)のみであり、ClawHammerでは不可能であるという話だった。

(図2)HyperTransport Linkの分割

○と言うわけで

実はメモリ以外の話題は、ほぼこれで終了である。まだ1日セッションは残っているが、こちらも大半はメモリの話。ということで次からはメモリに関してメーカー別のロードマップその他について随時レポートしてゆくことにしたい。

(大原雄介)

Platform Conference
http://www.platformconference.com/



人気記事

一覧

イチオシ記事

新着記事