組み込み向けのプロセッサにおいて、自由度は高いが処理速度の遅い汎用プロセッサ(ARM/MIPSなど)と、それに比較して処理速度に優れるが回路が固定で決まった処理しかできない専用ハードウェア(VLSI/ASICなど)の中間ともいえる"再構成可能(Reconfigurable)な"プロセッサの開発が進んでいる。

これは、簡単にいうと「ソフトウェアの柔軟性」と「ハードウェアの高速性」の両立を目的としているものだが、逆に考えると「ソフトウェアより柔軟性がなく、専用ハードウェアより低速」という中途半端なものになりかねない。では、こういったプロセッサのメリットとは何なのだろうか。

今月、米国で開催された「Microprocessor Forum 2002」において、NECは独自に開発した「Dynamically Reconfigurable Processor(DRP)」を発表した。このDRPというプロセッサは1クロックで回路の再構成が可能で、処理を実行中でも動的に回路を再構成、つまり全く別の回路になれるという特徴を持つ。今回、NECエレクトロンデバイス システムULSI開発本部に、このプロセッサについての詳細をお聞きすることができたので、ここでまず紹介したい。

○DRPのアーキテクチャ

「プロセッシング・エレメント(PE)」イメージ図。レジスタまで搭載しているのは驚き

再構成可能なプロセッサは、基本的に多数の演算ユニットとその配線部分で構成され、それはFPGA(Field Programmable Gate Array)でもDRPでも共通だ。しかしDRPの特徴としてあげられるのは、その演算ユニットの高い性能だ。FPGAでは演算ユニットは単なるロジック回路だが、DRPはそれを「プロセッシング・エレメント(PE)」と呼ぶだけのことはあり、加減算・AND/OR演算などを行う算術論理演算器(ALU)のほか、シフトやマスクなどのビット演算が可能なデータ・マネジメント・ユニット(DMU)、16本の8bitレジスタなどを各PEに搭載する。また、DRPは処理の基本単位を8bit(=1byte)としており、各PEは入力2バイト、出力1バイトのパスを持つなど、バイト単位のデータフローを意識したアーキテクチャとなっている。

そのPEが64個(8列×8行)整列したものが「DRPコア」と呼ばれる基本単位を構成し、DRPコアにはPEのほか、周辺に8KBのメモリユニットが8カ所、256byteのものが16カ所配置されるほか、中央部には回路構成の制御を行う「State Transition Controller(STC)」も配置されている。

「DRPコア」中の各構成要素の配置。メモリは、縦に並ぶものと横に並ぶものでは容量に違いがある

このSTCがいわば回路(DRPコア)の"変身"を制御している部分だ。回路の再構成の仕組みはというと、まず、各PE内部にある「Instructions」領域に注目する必要がある。この領域には、自分が加算器、減算器、あるいは論理演算器など、どの要素となるべきかという命令と、そのときのワイヤリング情報などが、初期化のときに最大16セットまでロードされる。実行中のあるクロックサイクルにおいて、実際にどの命令に従うのかは、STCからの命令ポインタで指示される。STCはDRPコア内の64個のPE全てに同一の命令ポインタを与えるようになっており、これにより、論理的に16パターンの回路を、命令ポインタひとつで切り替えることを可能としている。

このように、1クロックで回路の"再構成"が可能

その16パターンを各クロックサイクルで切り替えることも可能で、例えばあるクロックではパターン1となり、その演算結果次第で、次のクロックでパターン2になるかパターン3になるかを選択する、といったこともできる。前クロックの出力データを参照する必要があるときには、DRPコア周辺のメモリユニットでデータの受け渡しが可能なほか、同じPEであれば、レジスタを利用することも可能だ。

DRPプロセッサ。DRPコアが8つ配置されているほか、乗算ユニット(MUL)も8つ上下に配置されているのが分かる

今回開発したDRPプロセッサでは、このDRPコアを4列×2行搭載しており、合計のPE数は全512個となる。各DRPコア間のデータパスには特別な制限はなく、隣り合ったDRPコアを使って、あたかも2倍の大きさのDRPコアとして利用することもできる。また、今回のプロセッサではこのように512個のPE、16面の回路構成を実装しているが、これはアーキテクチャ上の制限ではないため、今後の開発により、拡張することも可能ということだ。

(大塚実)

【レポート】NECが開発の動的再構成可能なプロセッサ「DRP」、その可能性は?(2)
http://pcweb.mycom.co.jp/news/2002/10/24/18.html
へ続きます

アイピーフレックス、再構成可能なプロセッサ「DAP/DNA-HP」の発表会を開催
http://pcweb.mycom.co.jp/news/2002/09/10/07.html

【レポート】従来のプロセッサを10倍以上加速 - NECが開発中のアクセラレータ
http://pcweb.mycom.co.jp/news/2002/01/10/05.html

NEC
http://www.nec.co.jp/