半導体MIRAIプロジェクトは、回路の微細化に頼らずに性能を向上できる新構造のトランジスタ「歪SOIトランジスタ」を使った論理回路を試作し、その動作を世界に先駆けて成功させ、性能向上を確認したと発表した。

歪SOIトランジスタの構造

今回検証に使われたトランジスタは完全空乏型SOI(Si-on-Insulator)トランジスタに、歪Siの技術を導入したもの。SOI技術は、トランジスタの寄生容量を減少させ、スイッチングを高速化できる。歪Si技術は、基板Siの上に絶縁酸化膜をコーティングし、その上にSiよりも格子定数の大きなSiGe薄膜結晶を形成する。そして、その上に乗せられたトランジスタのチャネル部を担うSi層が、SiGe結晶格子に影響されて歪むことにより、トランジスタのチャネルSi内部での電子やホールの移動速度を増すことができる。通常、トランジスタの高速化のためには、トランジスタを微細化し、このチャネル部を短くすることで高速化を果たすが、歪Si技術では電子やホールの移動速度を増すことでトランジスタを高速化する。

今回の発表では、0.2μm程度のプロセス技術を使った歪SOI CMOSを用い、101段のリング発振器により回路特性を調査した結果、歪のないこれまでのSOI CMOSと比較し実動作電圧で1.3倍程度の動作速度向上が確認できたという。

実用化に関してだが、2005年を目標に開発を進める。今回は0.2μm程度のプロセスを用いたが、基本的には130nm、90nmといった最先端のプロセスにも適用することが可能であると考えているという。90nmプロセスで歪SOIトランジスタを製造した場合、通常のトランジスタを90nmプロセスの2世代先となる45nmプロセスで製造した場合に相当する性能が得られる可能性があるという。微細化に関して物理的限界が見えてきている現在、歪SOI CMOS技術は微細化に頼らないトランジスタの高性能化のための手段として将来が期待され、現在活発に研究が進められている。

沖電気、完全空乏型SOI技術を採用したLSIの量産出荷を開始
http://pcweb.mycom.co.jp/news/2002/02/13/22.html

歪Siトランジスタの性能を大幅改善 - トランジスタ高性能化の新技術
http://pcweb.mycom.co.jp/news/2001/12/06/13.html

新エネルギー・産業技術総合開発機構
http://www.nedo.go.jp/

半導体MIRAIプロジェクト
http://unit.aist.go.jp/asrc/mirai/