Wrap-Up その3

さて、一方電波である。今回の連載、最後にZigBeeなんぞが登場しているわけであるが、あれをバスと呼ぶかどうか微妙と考える人は少なくないだろう。実際筆者にしても、あれをバスと呼んでよいものかちょっと悩まざるを得ない。実際、ZigBeeはバスというよりはネットワークに近く、狭義のバスの定義からは外れそうな気がする。ただ、ネットワークという意味ではPCI Expressや、これを拡張したASI(Advanced Switching Interconnect)のMAC層の作りは完全にネットワークであって、従ってネットワーク的性格を持っているからといってバスの定義から外すのも間違いである。では無線を使うからバスではない、といえるかと言うとこれまた微妙である。これも汎用バス向けというわけではないが、チップ間接続として無線を使う可能性が真剣に研究されている。有名なところでは、広島大学ナノデバイス・システム研究センターの岩田穆教授と吉川公麿教授のグループがISSCC 2005で発表した(*1)「インダクタ無線インタコネクト技術」などがあるほか、2005 Symposium on VLSI Circuitsで発表されたノースカロライナ大学の"2.8Gb/s Inductively Coupled Interconnect for 3-D ICs"もその一例だろう。これらは、特に複数のチップを積層して作るMCM(Multi-Chip Module)に利用され、チップ間を無線で接続するための技術である。要するにVIA(貫通配線)を使って銅配線などで繋ぐのではなく、各チップ内に無線(広島大学ナノデバイス・システム研究センターの例では30GHz)のトランシーバを内蔵。これを使ってチップ間の通信を行うという方法である。既に実験室レベルでは10Gbpsを超える(100Gbpsクラスの研究も行われている)数字を出しており、概ね1Gbps/W程度の消費電力を実現している。実際にこれを使って実装するには、消費電力はもう1～2桁下げないと難しいし、チップを3次元積層したときの、各チップの放熱はどうするかといった問題はこれからだが、実用化を阻む大きな問題というのは今のところ見つかっておらず、SIPパッケージの内部接続用に広く使われてゆく可能性を秘めている。これなんかは、無線を使ってはいるものの、話としては完全にInterConnectであって、今はPoint-to-Pointを考慮しているだが、可能性的にはShared Busの形態もありえるだろう。

現在はチップ内の立体積層構造のみだが、将来的にはチップ内の平面構造(複数のチップを並べて配置し、間を無線で繋ぐ)もありえるだろうし、更にその先にはチップ間接続(例えばCPUをソケットで配して電源のみ供給し、データは隣接したコンパニオンチップと無線で行う)も不可能ではないかもしれない。こうなってくると、バスの定義が別に電気信号を使う必要性はどこにも無いわけで、バスの定義はますますあやふやになってゆきそうである。

(*1) 発表時の論文タイトルは「A. Iwata, M.Sasaki, T. Kikkawa, S. Kameda, H. Ando, K. Kimoto, D. Arizono, and H. Sunami, "A 3D Integration Scheme utilizing Wireless Interconnections for Implementing Hyper Brains," 2005 IEEE International Solid-State Circuits Conference, pp. 262-263, San Francisco, CA, February 6-10, 2005.」

Shared BusかPeer-to-Peerか

ちょっと古い話に戻るが、第49回の内容に関して「特性インピーダンスを考えると最短はベストとは呼べないのではないか?」という突っ込みを読者よりいただいたので、ちょっと補足。端的に言えばPoint-to-Pointで考える場合、理論上はインピーダンスを考えても仕方がない。例えば伝達路の単位長あたりのインダクタンスをL、単位長あたりのキャパシスタをCとすれば、特性インピーダンスZは

• Z=(L/C)^(1/2)

となり、伝達路の距離に無関係だからだ。とはいえ実際にViaが入ったり、あるいは配線の迂回などで基板を貫通したりするとこれが乱れてくるだろうし、製造の都合とか周囲の配線の都合とかで、伝送路のインピーダンスが均一でない可能性はあるから、こうした場合には配線長を加減する必要が出る場合もあるだろう。特にShared Busの方式をとった場合、Drop Point(バス上の各デバイスに接続する個所)で大きくインピーダンスが崩れてくる。なので(読者からのご指摘にもありましたが)Ultra/160mのBackplaneの様なものでは、一定間隔に配するといった工夫をしないと、バックプレーンの設計がものすごく大変になる筈だ。

ただ逆に言えば、BackplaneをPeer-to-Peerで構成した途端、この制約はなくなる。Ultra/160mとかUltra/320mをSAS(Serial Attached SCSI)に切り替えてしまえばいいわけで、あとは全体として配線長が短く、かつ特定のドライブだけ極端に配線が長くなったりしないように物理配置だけを考えればいいという事になる。

話を第49回に戻すと、Shared Busを使う場合は確かにインピーダンスマッチなどの問題があるため、適切な間隔を取る事が必要だろう。ただしPCI Expressを使う限り、本来こうした問題は起こりえない。勿論理想的な配線経路を取れない場合はある。例えば配線を1層内で完結できず、Viaを経由して複数層にまたがるような場合だ。こうした場合には、多少の距離を取る事でインピーダンスマッチを図るという技法はありえると思う。ただ本来は、配線長への配慮をしなくて済むような基板レイアウトを取るべきなのであって、こうした事を含めて「配線は最短にするというのがそもそものセオリー」という49回目の論旨は有効である、と筆者は考えている。