ARMのbig.LITTLE

2011年9月にARMは「big.LITTLE」という方式を発表した。big.LITTLEは、性能の高い大きなコアと性能は低いが電力効率の高い小さなコアをペアとして使用し、Tegra 3のコンパニオンコアと同様な効果を得るというものである。

図8.6 高性能Cortex A15コアと低電力Cortex A7コアを組み合わせるbig.LITTLEの構成例 (出典:ARM big.LITTLE Whitepaper)

図8.6のCortex A15コアはOut-of-Order実行で3命令同時発行、整数命令の場合で15段のパイプラインを持ち、高いクロックでの動作が可能な高性能プロセサコアである。一方、Cortex A7はIn Oder実行で、2命令発行、整数命令の場合で8段のパイプラインという比較的簡単な構造のプロセサコアである。

図8.7は両者のコアにDVFSを適用した場合の性能対電力をプロットしたものであるが、Cortex A15は、オーバドライブも含めて広い性能範囲をカバーできるが、A7と比べると電力消費は大きい。一方、A7は性能は低いが、電力は圧倒的に小さい。Cortex A15コア単独でDVFSを適用したケースと比べて、A15とA7のDVFSを組み合わせることにより、消費電力の下限を大きく引き下げることができる。

効果はTegra 3のコンパニオンコアと同様であるが、Tegra 3では半導体プロセスで低リーク電流コアを作っているので高速コアと同じ面積を必要とするのに対して、big.LITTLEでは電力効率の高い小規模コアを使っているので低電力コアが占めるチップ面積が少なくて済む。また、図8.5と図8.7を比べると、big.LITTLEの方が性能、電力の可変範囲も広くなっていることが分かる。

図8.7 Cortex A15とA7コアのDVFSカーブ (出典:ARM big.LITTLE Whitepaper)

なお、Cortex A15とA7は32bitアーキテクチャであるが、64bitアーキテクチャのARMv8命令をサポートするCortex A57とA53コアのbig.LITTLEペアも発表されており、2014年には製品が登場する予定である。