消費電力のジレンマ

この漏れ電流(リーク電流)であるが、ダムの湖面と水門の高さの関係に似ている。図1.5の写真のように、湖面が凪いでいるときは、ダムの水門が湖面より高ければ水は流れない。これがOffの状態である。しかし、電子の状態が熱エネルギーで激しく波立っていると、波頭が水門を超えて水が流れるように、漏れ電流が流れる。この漏れ電流の大きさは、静かな時の湖面からダムの水門までの高さ(トランジスタがオンになるスレッショルド電圧Vt)と、波の状態である熱エネルギーに依存する。

トランジスタのスイッチ速度を速くしようとすると、水門の高さを低くしておいて、少し水門を下げただけで大量の水が流れるようにする必要がある。しかし、水門の高さを低くすると、Offにしても熱エネルギーによる波立ちによって漏れる電流が大きくなってしまう(なお、これは比喩であり、ダムの場合は水門の高さを低くして流量を調整するというメカニズムは使われていない)。

ECLからCMOSに切り替えた頃には、Vtが十分高く、漏れ電流は無視できる程度であったが、微細化に伴って電源電圧の低下に比例してVtを下げてきており、このトレンドを延長すると、2000年代には動作に必要なダイナミック電力よりも漏れ電流による電力消費が大きくなってしまうことが明らかになってきた。つまり、微細化に比例してVtを下げてトランジスタが高速動作できるようにしようとすると、動作に寄与しない漏れ電流が急増してしまう。

一方、電源電圧Vは2乗で効くので、ダイナミック消費電力を下げるには電源電圧を下げることが最も効果的である。しかし、低い電源電圧で多くの電流を流しスイッチ速度を速くするには、Vtも低くする必要がある。結果として、電源電圧Vを下げなければダイナミック電力が増え、下げればリーク電力が増えるというジレンマに陥ってしまった。