【レポート】

微細化で高アスペクト比回路パターン倒壊が深刻な課題に - UCPSS2016

1 先端プロセスを用いたDRAMにおける洗浄の課題

  • <<
  • <

1/2

高アスペクト比回路パターン倒壊問題に脚光

世界中から200名を超える半導体洗浄研究者や関係者が集結して開催されたUCPSS2016(図1)で、初日の開幕を飾る基調講演は、韓国Samsung Electronics半導体研究開発センター先進装置開発プロジェクトのKun Tack Lee氏が登壇。「将来のメモリーのための半導体装置およびプロセス」と題する講演を行った(図2)。

図1 世界中から集まった半導体洗浄技術者や研究者。ベルギーCasino Knokke内の講演会場前にて

図2 Kun Tack Lee氏(Samsung Electronics)による基調講演の様子

Lee氏は「半導体メモリは、記憶する手段としてキャパシタ(静電容量)タイプとレジスタ(抵抗)タイプがあるが、キャパシタタイプによる情報記憶が限界に来ており、新たな抵抗タイプに移行する方向にある。DRAMのセル・キャパシタのピラー(ひょろ長い柱)のアスペクト比は大きくなる一方で、この構造が、洗浄・乾燥後、微細孔に残留した水の表面張力により、倒壊あるいは互いに癒着してしまう現象が顕在化してきている。これが容量タイプに限界をもたらす深刻な問題となっている」とまず先端デバイス開発のおける課題の1つを指摘した。

微細化でDRAMのメモリセル面積が小さくなると、DRAMのセルキャパシタの静電容量は小さくなり、データを保持できるリテンション時間は短くなり、オン電流は少なくなり、オフリーク電流は増える。その問題を解決するには、セル・キャパシタの容量を維持するため、キャパシタを縦に細長く縦に伸ばして容量を稼ぐ必要がある。セル・キャパシタのアスペクト比は、30、40、50とどんどん増え続け、背高で脆弱な構造になってしまっている。

また、「DRAMキャパシタの倒壊現象については、すでに2000年のUCPSSで報告され、その後も対処療法で対策をとってきた。あれから16年経過し、ますます深刻な問題になり、ミドルサポータやトップサポータももはや効果がなく、従来のいかなる乾燥法でも解決できないレベルに達している。DRAMのキャパシタ構造だけではなく、ロジックLSIのFEOL(トランジスタ形成工程)のSTI(シャロートレンチ・アイソレ―ション)やBEOL(多層配線工程)のデュアルダマシン構造でも類似のパターン倒壊問題を抱えている」とLee氏は述べた。

究極のパターン倒壊防止策は何か?

Lee氏が述べた、ミドルサポータ/トップサポータというのは、煙突のような形状のシリンドリカル・キャパシタピラーの中間部や最上部を支持層で固めて倒壊を防止するために工夫された構造体のことを指す。従来の乾燥法やリンス液の工夫などに対して、DFM(Design for Manufacturing:製造での問題点を設計にフィードバックして設計変更により製造を容易にする仕組み)にもとづく、構造設計の変更として注目される。

しかし、最近は、支持層と基板の中間部分で2本のピラー同士が癒着するようになってしまった。MEMS分野では、両持ち梁を洗浄リンス後に中央付近で基板と癒着することが古くから知られていたが、DRAMのシリンドリカル・キャパシタでも起きているということだろう。Lee氏は、解決策について一切の言及を避けたが、会場外のロビーでは、多数の洗浄機メーカーの関係者が「すでに韓国の半導体製造装置メーカーが、究極のパターン倒壊解決策として原理的に表面張力をゼロにすることができる超臨界流体乾燥装置(マルチチャンバーの量産機)を製造し、韓国国内では半導体量産ラインで使用されている」ことを話題にしていた。韓国外の洗浄機メーカー各社もあわてて開発を始めているようだ。ついに、半導体デバイスだけではなく製造装置までも、日米勢が、韓国の後追いをする時代になってしまった可能性がでてきた。 

アスペクト比の大きな深溝のエッチング問題

さらにLee氏は、「3D NANDフラッシュメモリ構造では、上述のピラー構造とは逆に、アスペクト比が大きなトレンチ(深溝)を形成しなければならない。均一な深掘りエッチング工程が歩留まり確保の点で難関である」と指摘した。次世代メモリとしてはMRAM、PRAM、RRAMなどが同時並行で研究されているが、いずれも構造・材料ともに新規性があり、作製プロセスにも課題が多い。ロジックデバイスでも、チャネルに移動度の大きなSiGeやIII-V族半導体、さらにはカーボンナノチューブやグラフェンを用いる検討も行われている。ナノチューブFETのようなまったく新しい構造のトランジスタやトンネルFETのようなまったく新しい原理のトランジスタなども検討されており、これらの新構造・新材料に対応する洗浄が求められている。

今後の半導体製造装置への要求としては

  1. 新たな構造、材料への早急な対応
  2. 材料、レシピ、ハードウェアの工夫により欠陥ゼロ
  3. ウェハ間、ロット間、装置間のバラつきゼロ
  4. スループット増加、装置占有面積縮小、パーツ・薬液再利用による低コスト化

の4項目をあげ、装置メーカーの協力を求めて話を結んだ。

  • <<
  • <

1/2

インデックス

目次
(1) 先端プロセスを用いたDRAMにおける洗浄の課題
(2) 半導体製造のさまざまな場所で求められる洗浄プロセス
関連キーワード


人気記事

一覧

イチオシ記事

新着記事