【レポート】

IDF Fall 2008 - Nehalem Update - Memory周り・省電力機構・Platformなど、総アップデート

1 Memoryの構成と制限 (1)

  • <<
  • <

1/6

それでは、メインとなるNehalemのレポートである。ある意味、今回のIDFはちょっと肩透かしであり、例えば具体的な性能そのものは公開されなかったし、会場でも実機デモはそれほど多くなかった。一応今年第4四半期には発売、という話は出たのでもう少しの辛抱ということか。

そんな状態ではあるが、色々と気になる話が出てきたので、ちょっとまとめてお伝えしたい。

Memoryの構成と制限

最初の製品であるCore i7とCore i7 Extreme Editionは、以前のレポートでもまとめたように3本のメモリチャネルを持ち、ここで最大3-wayのInterleaveが可能となる事が既に明らかにされている(Photo01)。

Photo01:Core i7/Core i7 Extreme Editionに関しては、従来同様に3チップ構成となる

さて、実際にX58チップセットを搭載したSmackoverマザーボード(Photo02)がセッションの中で公開された。

Photo02:これがX58搭載の"Smackover"。正式名称はDX58S0となっていた。ノースブリッジ(というか、IOH)の場所が普段見たことの無いところに。概ね普通の構成だが、基板下端になぜかSATA用の電源出力が。「ここからSSD用の電源を取るといったことが出来る」のだそうで。

このSmackoverの場合、

  • Memory Channel Aのみ2Slot。Channel B/Cは1Slot。
  • 公式にサポートするDIMMの速度は1066MHz。
  • 各メモリチャネルにDIMMが1枚の場合、実際には2000MHzまで動作する(Photo03)。
  • 各メモリチャネルにDIMMが2枚の場合、1200MHzが上限となる。

といった制限がつくという。どうもUnbuffered DIMMの場合、Core i7内蔵コントローラはメモリバスの駆動力がそれほどないようで、DDR3-1333の2枚刺しすら出来ないとの事(というか、2枚刺すと自動的に1200MHzにクロックダウンされるそうだ)。

Photo03:では、今発売されているDDR3-2000のメモリ(PC3-16000)がそのまま使えるかといえば、さにあらず。

もっともこの辺りは、Core i7がそこまで自動設定するかどうかは微妙で、おそらくマザーボードによって差が出てくる(BIOS Setting次第)模様だ。

DDR3-1066が公式サポートというのはちょっと違和感があるが、Intelによれば「3chのMemory Busなので、Bandwidthに関していえば十分だ。アプリケーションにもよるが、ある1つのコアがフル稼働しても、DDR3-1066×3の帯域を使い切るのは困難である。その一方で、より高速なMemoryはLatencyが大きくなる。なので、DDR3-1066がBest Balanceだと考えている」との見解だそうだ。このあたりは、実際にアプリケーションで試して見ないと真偽の程は判らないのが正直なところだ。

  • <<
  • <

1/6

インデックス

目次
(1) Memoryの構成と制限 (1)
(2) Memoryの構成と制限 (2)
(3) Turbo Mode
(4) 省電力機構 - Power Gate
(5) 省電力機構 - 8T SRAMとStatic Circuit
(6) プラットフォームについて

もっと見る

関連キーワード

人気記事

一覧

新着記事