ISSCC 2008のモバイルプロセッシングに関するセッション13において、IntelはSilverthorneについて発表を行った。Silverthorneについては、既に、2月6日の古林氏の記事で報道されているが、7.8mm×3.1mmというチップサイズであり、ボリュームゾーンのPC用CPUチップと比較しても1/4～1/3の小さいチップサイズのプロセサである。

チップの消費電力を決める主要な要素であるスイッチングにより充放電するキャパシタンスも、リーク電流も、第一義的にはチップ面積に比例する。これが、Silverthorneが低電力である第一の理由である。

また、最新の45nmプロセスの採用も低電力化には大きく貢献している。65nmプロセスと比較すると、単位チップ面積あたりの消費電力は増加するが、必要な面積がおおよそ半減するので、全体としては省電力となる。

45nmプロセスの採用に加えて、この小面積を実現するのは、伝統的な16段のCISCパイプラインのインオーダコアである。最近のIntelプロセサは、CISC命令をuOPに変換してRISCと同様なパイプラインでアウトオブオーダ実行して性能を向上させているが、Silverthorneでは、性能は若干低下するが、物量が少なく消費電力の小さい伝統的なインオーダ実行とCISCパイプラインを採用している。

そして、Silverthorneがメインターゲットとして想定するMobile Internet Device(MID)では、携帯電話と同様に大部分の時間はアイドルであるので、徹底的なアイドル時の電力削減が重要である。この点に関して、Silverthorneでは、最高クロック性能を実現する最短のチャネル長のトランジスタではなく、ある程度長めのチャネル長のトランジスタを採用している。チャネル長を長めにすると、短チャネル効果が緩和されてスレッショルド電圧Vtが高くなる。そして、Vtの100mVの増加でリーク電流は1/10程度に大幅に減少するのでチャネル長の長いトランジスタの使用は、効果的である。また、チップ面積の1/4程度を占める512KBの二次キャッシュのSRAMアレイでは電源側にPチャネルのスリープトランジスタを挿入し、スタンバイ時にはこのトランジスタをオフにして電源への接続をカットし、リーク電流を1/2.5に減少させている。

更にI/O回路の電源は常時電源を供給する21 I/O回路と、スイッチトランジスタを挿入してOn/Offできる182 I/O回路に分離し、スタンバイ時にはこの182 I/O回路への電源供給をオフにして消費電力をセーブしている。