【レポート】

実装・製造・検査に関する専門技術展「ネプコンワールドジャパン」開催

1 シリコン貫通電極技術による3次元スタックSiP

    小林行雄  [2008/01/17]

    1月16日から18日まで、東京ビッグサイトで、エレクトロニクス実装・製造・検査に関するアジア最大級の専門技術展「ネプコンワールドジャパン」が開催されている。同展は、「第9回 半導体パッケージング技術展」「第37回 インターネプコン・ジャパン」「第25回 エレクトロテスト・ジャパン」「第9回 国際電子部品商談展」「第9回 プリント配線板EXPO」「第2回 レーザー&オプティクス2008」の6つの展示会で構成されており、来場者は3日間で6万人を見込む。今回は同展の中で半導体やMEMSデバイスに必要なパッケージング技術を一堂に集結させた半導体パッケージング技術展で目に付いた展示を紹介する。

    会場は通常の展示ゾーンのほかに「サブコントラクターゾーン」「めっき・エッチングゾーン」の3つのブロックに分けられており、半導体のパッケージングに関する技術、装置などの展示が行われている。テレビやパソコンと言った一般ユーザー向けの展示が行われているわけではないが、そうした機器の進化を支える半導体技術の一端が垣間見える。

    第9回 半導体パッケージング技術展

    ルネサスグループのブースでは、開発品としてシリコン貫通電極技術を用いた3次元スタックSiP(System in Package)の展示が行われている。同技術はかしめ圧接方法を採用することで、常温での貫通電極形成を実現している。現在は要素技術のブラッシュアップ中であるとしており、2010年の量産適用を目指すという。また、ルネサス東日本セミコンダクタでは、日本シイエムケイと共同開発した基板内部にベアチップを内蔵する技術「ELPAC(Embedded LSI Package)」を展示している。現在、2008年秋の正式リリースに向け検証作業を行っている段階で、複数のチップや受動部品を基板に内蔵しモジュール化して提供することも予定しているという。

    3次元スタックSiPの説明用模型

    ディスコのブースでは、「Kezuru Technologies」や「Migaku Technologies」などの工程にわけた薄化ソリューションの提案が行われている。中でも特に目を引くのが約5μmまで厚さを削ったウェハ。あまりの薄さに後ろに用意されたLEDの文字がうっすらと透けて見える。同社では、薄くするだけならば問題のないことが実証されたとしながらも、実際に素子形成をした場合、どのような問題が発生するかは未知の状態としており、デバイスメーカーと共同で問題のない薄化を目指していくとしている。

    約5μmの厚さまで削られたウェハ

    関連したタグ

    新着記事

    特設サイトの情報

      求人情報

      人気記事

      一覧

      イチオシ記事

      新着記事

      特別企画

      転職ノウハウ

      あなたの仕事適性診断

      4つの診断で、自分の適性を見つめなおそう!

      Heroes File ~挑戦者たち~

      働くこと・挑戦し続けることへの思いを綴ったインタビュー

      はじめての転職診断

      あなたにピッタリのアドバイスを読むことができます。

      転職Q&A

      転職に必要な情報が収集できます

      スカウト転職する

      企業からアプローチのメッセージが届きます。

      マイナビニュースマガジン