ルネサス テクノロジは13日、開催中の「2007 Symposium on VLSI Technology」において、32nm世代以降のプロセスでオンチップSRAMを実現するための技術を開発したと発表した。SRAMを構成するトランジスタのボディバイアスを個別に制御することで、動作マージンを拡大できるという。

この技術は、同社が「Advanced Actively Body-bias Controlled(Advanced ABC)」と呼ぶもの。プロセスが微細化されるにつれ、トランジスタの電気特性のばらつきは相対的に大きくなる。特にVthのばらつきは動作マージンを小さくしてしまい、回路の動作に悪影響を及ぼすことになるが、製造のばらつきを前提として、各トランジスタを細かく制御することで電気特性のばらつきを抑えるのがこのAdvanced ABCである。

6トランジスタ型のSRAMは、アクセス、ドライバ、ロードの3種類のトランジスタで構成される。Advanced ABCでは、アクセスとドライバのトランジスタ(NMOS)はワード線を通じて制御し、ロードトランジスタ(PMOS)は電源線を通じて制御する。発表者からは、特にエリアペナルティはなく実装できることが明言された。

そして、各トランジスタを個別に制御するためにSOIを採用している。通常のバルクシリコンでは、バイアスは複数のトランジスタに印加されてしまい、細かく制御することは難しいが、SOIでは電気的に分離させることができるので、個別の制御がしやすい。今回は、同社独自の素子分離構造「ハイブリッドトレンチ分離構造」を採用しており、各トランジスタに異なるボディバイアスを加えることが可能となっている。

同社は65nmプロセスで2MbitのSRAM(セルサイズは0.54μm2)を試作、評価を行った。その結果、読み出しマージン(SNM:Static Noise Margin)が16%、書き込みマージンが20%、そして電気的特性のばらつきも19%抑制することが確認できたそうだ。

さらに、シミュレーションにより、Advanced ABCを32nmプロセスに適用した場合を計算したところ、SNMが27%改善されることが分かった。また22nmプロセスでも49%向上し、65nmプロセスと同等のレベルを達成できることが明らかになった。これらの結果から、同社はこの技術が32nm世代以降の高性能SoCプラットフォームを実現するための1つの手法になる、と結論付けている。