サンディエゴで開催中のDACにおいて、IBMは45nm SOI (Silicon on Insulator)プロセスを使うCu-45HP ASICテクノロジを発表した。45nm世代のプロセスを使うASICテクノロジの発表としては世界初である。

45nmプロセスで製造したSOI PMOSトランジスタの断面図。(出典:IBMの発表資料)

Cu-45HPのトランジスタは、12オングストロームの厚さのゲート絶縁膜を使うものに高速(高リーク電流)のLow Vt、低リーク電流のHigh Vt、と通常Vtの3種類があり、更に、ゲートの高さが9トラックのものと12トラックのものがあり、これだけで合計6種類のライブラリが用意されている。また、ゲートリーク電流が問題になる場合に備えて、16オングストロームのゲート絶縁膜のトランジスタを使うライブラリもサポートしており、単純に高性能用途だけではなく、かなり広い範囲に適用できる品揃えである。Cu-45HPの諸元を次の表に示す。

また、従来、SOIプロセスを使うCPUチップでは、メモリはSRAMだけで、DRAMは混載できなかったが、今回のCu-45HPではアクセスタイムが2nsの高速DRAMや、速度は多少遅いが、高密度のDRAMマクロもサポートされることになっている。

SOIプロセスであるので、寄生容量が減りスイッチングが高速になる。また、同じスイッチ速度で良い場合は小さなトランジスタで済むため、チップ面積を20%程度小さくできるという。

注目されるのはSOIテクノロジを使っている点と、最初に提供されるのがHP(High Performance)で、汎用のGではない点である。SOIは高性能であるが、コストが高いというのが一般的な認識であるので、この点を質問すると、IBMは3大ゲームコンソールのCPUを製造し、SOIの量産規模が大きいので、十分、競争力のある値段で提供できるという。

SOIでもう一つ気になる点は、スイッチの履歴によってトランジスタの特性が変化し、スイッチ速度などが変化するフローティングボディー効果という特性があり、使用上、通常のバルクCMOSとは異なる注意が必要となることである。これについては、ユーザからは論理回路を受け取り、回路設計や実装設計はIBMが行うので、問題は無いということであった。

また、何故、一般用のGではなく高性能のHPを最初に提供するのかと質問すると、SOIプロセスを使う高性能のASICに対しては、社内のサーバグループから要求があり、これが最初に提供可能になるということであった。

なお、6月5日に発表が行われたが、デザインキットと呼ぶ詳細な設計データが提供されるのは2008年3月の予定である。論理設計は65nmプロセスのASICのマクロを使って進めることが出来るが、速度や消費電力などを確認してテープアウトできるようになるのは、このデザインキットの提供以降になる。