昨日も自動車関係の基調講演やチュートリアルがあり、DACとしては始まっているのであるが、やはり、6月5日の朝8時半からのジェネラルセッションのDAC委員長の挨拶が幕開けという感が強い。ジェネラルセッションが行われた大会場は1500人程度が出席し、ほぼ満席であった。

今回のDACには713件の論文投稿があったが、採択されたのは150件程度で、採択率は20%強とかなり狭き門である。また、北米からの論文が58%を占めるということで、やはりEDA関係では、米国が強いことを如実に表している。また、展示は、最終的には249社になったと発表された。

そして、引き続いて表彰があり、EDA関係では最高の栄誉であるPhil Kaufman賞は、TCAD(半導体プロセスのやり方から、不純物の分布がどのようになるかなどを計算で求め、トランジスタの特性を計算するソフトウェア。次世代の半導体プロセスの開発にあたって最適のトランジスタの作り方をシミュレーションで求めることにより、実験による試行錯誤の回数を大幅に減らせる)の創始者である、スタンフォード大学のRobert Dutton教授が受賞した。

そして、ジェネラルセッションに続いて、Samsung Electronics、Semiconductor Business、System LSI Division PresidentのOh-Hyun Kwon氏による半導体業界の今後のチャレンジと解決方法と題する基調講演が行われた。

基調講演を行うKwon氏

今後の半導体業界の見通しであるが、TV、携帯、自動車が牽引して、1桁台の高めの成長が続くと予想する。しかし、チャレンジは(1)巨額な設備投資、(2)古い8インチファブの有効利用、(2)投資の回収のリスクであるとする。

半導体工場を建設するための設備投資は、12インチウェファーを使う工場は$2.5～2.9B(3000億円程度)であったが、18インチになると$5B(6000億円)以上になる。これほど巨額になると、単独で投資できる会社は世界でも10社以下になってしまう。従って、設計を行う大多数の会社はファブレスメーカーで、半導体ファブは少数のファウンドリやIDM(Integrated Device Manufacturer。Intelや三星のような設計から製造までを一貫して行う会社)という構造となる。

8インチファブは、まだ、十分稼動しているが、2010年ころからキャパシティーが余剰化する。これをいかに有効に活用するかが、経営上の大きな課題であるという。解決法としては、アナログ、電力用LSI、MEMS、バイオチップなど先端の32nmや22nmのプロセスにスケールせず、微細化を必要としない用途の開拓と見ている。

半導体工場の建設投資の巨大化だけでなく、プロセス開発コストも急増している。45nmの世代は$1.1Bであったが、32nmでは$1.6Bと予想され、世代ごとに50%増加している。このように巨額化すると、1社で開発費をまかなうのはリスクが大きく、半導体メーカーがアライアンスを組んで次世代プロセスを開発するという傾向が一層、促進されると見ている。

また、VLSIの開発も90nmでは品種あたり$18M程度であったが、65nmでは$46.2Mと急増するという。これは携帯用のチップを念頭に置いているらしく、ハードとしてのチップの開発費用は40%程度で、残りの60%はソフトの開発費である。

設計コストが急増することから、新規のASICの自社開発よりも、ASSP(Application Specific Standard Product)を使う傾向が強まり、ASSPメーカーとしては、いかに適用範囲を広げて販売量を増やすかが勝負となる。

また、SoC(System on Chip)がもてはやされているが、アナログやRFとディジタルを混載するチップの開発は複雑で、開発コストが高いし、開発に時間も掛かる。従って、シングルチップではなく、アナログとディジタルを分離してマルチチップを一つのパッケージに入れるSiP(System in Package)が、開発費、期間の点で有利であるとする。そして、現状のSiPではワイヤーボンドでチップ間を繋いでいるが、シリコン貫通ビアを使った3D LSIに進むと考えており、この開発に力を入れているという。

設計がますます複雑化するので、EDAに望むのは、モデリングの精度向上、開発の一連のプロセスを統合するような形での高精度化と、開発効率の向上であるという。