FSBとチップセット

さて、これを支えるチップセットについて、次に説明を行いたい。Conroe世代ではサーバ向けXeonが1333MHz、デスクトップ向けCore 2 Duo/Quadが1066MHz、モバイル向けCore 2 Duoが667MHzというFSBだった訳だが、モバイル向けの667MHzはチップセット側の制限で、まもなく登場するSanta Rosaプラットフォームでは800MHz FSBになることが資料に明示されている。これがPenrynになるとどうなるか、というとそれぞれ1段づつ高速化される。Xeonは1600MHzとなり、デスクトップ向けは1333MHz、モバイルが800MHzという次第だ。

で、FSBに関してはこの1600MHzでどうも打ち止めになる公算が高い。詳しくは別原稿で示すが、続くNehalem世代ではCPU側にメモリコントローラを搭載すると共に、CPUとチップセットをPoint to PointのCSI(Common System Interface:Common System Interconnectの略という説もあり)で置き換えることを今回明確に示している。

CSIの詳細は全然発表されていないので憶測するだけ無駄なのだが、メモリコントローラの位置が全く異なる以上、異なるプロトコルであると考えるべきで、FSB<->CSIブリッジの類はありえないと考えたほうが良さそうだ。大体Point to Pointという時点で、マルチコアにおける扱いがShared Busベースの既存のFSBとは全く異なる筈で、Routerは作れるかもしれないが、Bridgeを作るのは無茶だろう。

そうなると、次の疑問はFSBをどこまで引っ張るか、という事になる。これに関してPat Gelsinger氏は「技術的可能性という意味では、1600MHzを越えるFSBを実現することは可能だろう。ただそれは非常に困難だし、次にSerial Interconnectが控えている現状で、FSBの更なる高速化のために努力するのはちょっと違うと思う」としており、1600MHzが(Pentium以降延々と続いてきた)パラレルバス形式のFSBの最後ということになるようだ。

さて、当面はこの1600MHzのFSBはXeonのみということになっている。ただ、実際はデスクトップでも(必要なら)1600MHz駆動に引き上げる用意は出来ているようだ。実際、会場で展示されていたデモ機(Photo19)は、1600MHz FSBで動作することをデモしており(Photo20,21)、もしそういうニーズがあればいつでも1600MHzまで引き上げられる余地は残しているようだ。ちなみにこのデモシステムではDIMMが1枚だけしか装着されていなかったが(Photo22)、これはまだ開発中で1chしかメモリシステムが有効でなく、かつ2 DIMMに未対応なためだとか。もっとも1600MHzのFSBに1600MHzのDDR3だと帯域的にはマッチしている訳だが。

Photo19:X38搭載システムだが、これはデバッグ用のシステムだそうで、光学ドライブがありえない位置に装着されている。下の緑色のものは、デバッグ用コンソールと接続するインタフェース。

Photo20:FSBが1600MHzまで引き上げられていることがここで判る。

Photo21:この画面は、FSBのみならずMemoryも1600MHz駆動(DDR3-1600相当)である事を確認するために出してもらったのだが、結局撮影には失敗(この後に一瞬だけメモリ周波数の表示がされるらしい)。ちなみにこの画面を出すためには、別のPC上でデバッグコンソールを開き、そこでステップ動作でBIOSを動かしてやる必要があるという手間のかかるものだった。ところでこのBIOSメッセージからも、Core 2 Duo E6750が本来は1333MHz FSB動作を想定していることがわかる。最大8倍だから2.67GHz駆動という計算に。

Photo22:Active FanがついているのがX38のMCHで、単にヒートシンク(というか、銅板)が留められているのがICHの模様。