米AMDはマイクロプロセッサ・セッションで、「Barcelona」のコードネームで開発されているクアッドコア「Opteron」のアーキテクチャを説明した。これまで同社はBarcelonaに関して、SSE/浮動小数点演算の強化や共有L3キャッシュなど、ワット性能を導き出す計算式の分子側の強化点を主に公開していた。今回の主題は分母側の要素。省電力に関する技術である。

BarcelonaはSOI技術を使い、65nmルールで製造される。4つのコアそれぞれが命令用とデータ用で各64KBのL1キャッシュおよび512KBのL2キャッシュを備え、さらに共有の2MBのL3キャッシュを搭載する。浮動小数点演算ユニットは4倍精度の128bitに対応。ノースブリッジ、メモリ・コントローラをチップ上に備える。

省電力性という点では、ダイ構造全体のスケールを可能にするFlexible Clockingアーキテクチャをベースとしている。全体が4つのコア、ノースブリッジ、4つのHyperTransport回路、DDRメモリの計10区画に分けられ、それぞれを独立させて電圧制御を行える。たとえばクロックを分配するPLLは、コアを含む10区画に配置されている。コア単位でダイナミックに動作周波数/電圧を調整できるほか、コアとノースブリッジが独立しているためメモリ・コントローラがフルスピードで動作中でもコアの電圧を引き下げられる。つまり、DDRメモリやHyperTransportのトラフィックなど外部からのメモリ要求に対応しながら、P-Stateに従った省電力化が可能になる。

Barcelonaは1つのチップに合計38個の温度センサーを装備する。配置は、コア1つに温度センサー8個と熱評価(TCEN)回路が1つ、ノースブリッジに温度センサー6個とTCEN1つだ。TCENは熱管理(TCON)回路に接続され、綿密な熱監視に基づいた細やかな電圧制御を実現する。

メモリインタフェースは最大4つの16bit HyperTransportリンクとデュアルチャンネルの128bit DDR2/DDR3インタフェースをサポートする。DDR3-800では転送速度が従来の倍の1.6Gb/sとなる。メモリコントローラは未使用時のメモリロジックの消費電力を削減する機能を備える。たとえば書き込みが頻繁に実行されている時には読み込みのロジックを停止する。このほかBarcelonaの設計にはクロックゲーティングが積極的に導入されており、使用されていないロジック領域を自動的に停止させて浪費の削減を徹底する。