米IBM、台湾Macronix International、ドイツQimonda AGの共同プロジェクトで研究されている相変化メモリ(Phase-Change Memory:PCM)の成果が発表された。

PCMは相変化膜を使い、膜をアモルファス状態または結晶状態にすることで情報を記録する。読み出しには状態の違いによる抵抗変化を用いる。電源を切ってもデータを保持でき、高速な読み出しが可能なため、高速・高密度な次世代の不揮発性メモリを実現する技術として期待されている。

高密度化には、リセット(アモルファス化)電流の削減が求められる。これまでのPCMでは、リソグラフィックパターンにソリューションを求めていたが、限界が見えてきた現行のリソグラフィ技術が安定性と製造のカベになる可能性がある。そこで3社は、少量の異種元素を添加したゲルマニウム/アンチモン(GeSb)を相変化材料に採用する「Phase-Change Bridge(PCB)」というアプローチをとった。GeSbのブリッジでTiN電極を結ぶ構造になる。ブリッジの幅(20nmから200nm)はリソグラフィのステップによって決まるが、高さはGeSbの厚みで定義される。そのため設計者は金属原子の堆積またはリソグラフィー技術を用いながら微細化に対応できる。2つのソリューションの選択が可能だ。

PCBセルのテストデバイスでは、厚さ3nm、幅20nm、断面積60平方nmの小ささでメモリ動作が可能であることを確認したという。発表では3nm、10nm、25nmなどの厚さで、幅や長さを変えた場合のリセット電流のシミュレーションデータが示された。たとえば厚さを3nmに固定し、ブリッジ幅200nmと20nmを比べると、20nmのリセット電流はおよそ1/4となる。逆に幅を50nmに固定して、厚さ25nmと3nmを比較すると、3nmのリセット電流は1/3近くまで落ちる。厚さ、幅のどちらを小さくしてもリセット電流削減に対する高い効果があり、2つのソリューションを安全な範囲で上手く組み合わせることで、安定性を損なわずに十分に微細化に対応できる。ちなみにリセット電流だけをつき詰めれば、3nm×20nmで80nmと長いブリッジで90μAを達成したという。

PCBデバイスのプロトタイプ(3nm×20nm)は、フラッシュメモリの500倍以上高速なスイッチングが可能で、メモリーセルへのデータ書き込み時の消費電力は半分以下だという。このような特性から、現行の浮遊ゲート構造が直面している45nmノードの2世代先、22nmノードまで対応できる見通しだという。