2006 IEEE International Electron Devices Meeting(IEDM:国際電子デバイス会議)が10日(現地時間)、米サンフランシスコで開幕した。テクニカルセッションがスタートする前の11日昼に、IEDM主催のプレスミーティングが開かれ、パブリシティチェアーのVivic Subramanian氏(カリフォルニア大学バークレー校)が今年のIEDMの発表論文の要点についてレクチャーした。

45nmプロセスは量産向けにチューニング

45nmプロセスについては、昨年のIEDMで発表が相次ぎ、今年のIEDMでは量産を前提としたチューニングを競う論文が多かった。STMicroelectronics、Freescale Semiconductor、CEA-LETIによる「A Cost Effective Low Power Platform for the 45-nm Technology Node(講演番号27.4)」では、省電力用途の45nmプロセスを開発し、良好な結果を得た。45nmの高性能プロセスについては、東芝、ソニー、NECエレクトロニクスが「A 45nm High Performance Bulk Logic Plaform Technology(CMOS6) using Ultra High NA(1.07) Immersion Lithography with Hybrid Dual-Damascene Structure and Porous Low-k BEOL(講演番号27.2)」という発表を行う。実効誘電率keff=2.7のポーラスLow-k層間絶縁膜を使い、NA1.07の液浸露光装置を用いて製造、nMOSのオン電流は1mA/μmを超えた(Ioff=100nA/μm)。45nmプロセスにおけるバックエンドプロセスも議論される。IBM、AMD、ソニー、東芝、Infineon Technologies、Samsung Electronics、Chartered Semiconductor Manufacturingによる「A 45nm CMOS node Cu/Low-k/Ultra Low-k PECVD SiCOH(k=2.4) BEOL Technology(講演番号13.2)」では、ポーラスなSiCOH(k=2.4)をUltra Low-k層間絶縁膜として用いるためのCMPなどの技術について議論している。

マルチゲートトランジスタとナノワイヤ

FinFETなど、マルチゲートトランジスタ技術の発表も多い。Institute of Microelectronics(シンガポール)、National university of Singapore(シンガポール)による「Ultra-Narrow Silicon Nanowire Gate-All-Around CMOS Devices:Impact of Diameter, Channel-rientation and Low Temperture on Device Performance(講演番号20.4)」では、数nmの太さを持つシリコンナノワイヤをチャネルとして用いた、マルチゲートトランジスタの一種であるGate-All-Around(GAA:チャネルの四方が全てゲートで囲まれている)トランジスタを制作、mAオーダーの高いオン電流値と、10の6乗以上の高いオン電流/オフ電流比を実現した。またこのナノワイヤチャネルをスタックした「ナノワイヤトレイン」を試みたチームもある。同じくInsutitute of Microelectronics(シンガポール)による「Three Dimentionally Stacked SiGe Nanowire Array and Gate-All-Around p-MOSFETs(講演番号20.5)」では、ナノワイヤを3段に重ねたGate-All-Aroundトランジスタを作成し、10の7乗に達する高いオン電流/オフ電流比を得た。また、CEA-LETI、STMicroelectronicsによる「Novel 3D integration process for highly scalable Nano-Beam stacked-channels GAA(NGB) FinFETs with HfO2/TiN gate stack(講演番号38.4)」では、ナノビームと呼ぶシリコンチャネル層を垂直にスタックし、同じくGAAトランジスタを構成、通常の5倍以上の電流密度を得たと言う。

自己組織化

今回のIEDMでは、より技術の幅が広がった印象があるが、その一つが自己組織化技術。CEA Saclay(フランス)の「Directed assembly for carbon nanotube device fabrication(講演番号16.2)」では、化学的、あるいは生化学的にカーボンナノチューブを自己配置する技術について論じている。IBMの「Polymer self assembly in semiconductor microelectronics(講演番号16.3)」では、高分子が自己組織化する性質を半導体製造プロセスに使い、ナノクリスタルフローティングゲートや、高密度FETチャンネルアレイを作り出す方法について論ずる。また、松下電器産業の「Bio Nano Process:Fabrication of Nanoelectronic Devices Using Protein Supramolecules(講演番号16.5)」では、たんぱく質の超分子を用いて、ナノドットのフローティングゲートを持つメモリを実験的に生成した。トップダウンかボトムアップか。ナノ領域の微細な形状の形成方法については、様々なテクニックが提案され始めている。

この他にもメモリ関係を始め様々な発表が行われる予定で、採択論分数は230本に達する。