AMDのBarcelona

次世代のOpteronコアを使用する開発コード名でBarcelonaと呼ばれる4コアOpteronの発表である。現在の2コアOpteronは90nmプロセスであるが、プロセスを65nmに移行して4コアを集積する。

写真の左側に3次キャッシュがあり、中央の規則的な部分が2次キャッシュ、そして各コアの外側に2倍幅に強化されたSSE128ユニットが配置されている。

Barcelonaの一番の目玉は、SSEを128ビット幅の処理に拡張した点(従来からアーキテクチャとしては128ビットであるが、ハードウェア的には64ビットづつ2回に分けて処理していた)である。これにより倍精度浮動小数点演算性能が倍増し、ビデオ等のメディア処理の性能も倍増する。浮動小数点演算の強化により各種の科学技術シミュレーションに適用範囲が広がり、メディア処理性能の強化によりHD Videoなどの処理が可能になるとしている。

しかし、このエンハンスはSSE演算器の追加だけでなく、上の図に示すような各部の増強を伴っており、かなり高価なエンハンスであるが、効果は大きいと判断したのだと思われる。この図のように、SSEユニットの128ビット化に合わせて、SSE命令を2命令入れると16バイトの命令フェッチ幅では不足するので、命令フェッチの幅も32バイトに倍増している。また,D1$のバス幅、L2$からD1$へのバス幅も倍増している。

また、改善はSSEユニットの128ビット化だけではなく、CPUコアも分岐予測の改善、スタック処理の高速化、ロード命令のOut-of-Order化、1GBページサポートなどのTLBの改善、割り算レーテンシの可変化、LZCNT、POPCNTやその他のSSE命令の追加など、あちこちで改善を加えている。さらに、現在のDRAMコントローラは2chが同じ動作をしていたが、Barcelonaでは異なる番地をアクセスできるよう独立処理化を行っている。また、ページングアルゴリズムの改善、NorthBridgeのバッファリングの改善、DRAMのプリフェッチ機構の装備な多くの改善が盛り込まれている。

3次キャッシュに関して、今回、初めてVictim Cacheと説明された。Victim Cacheは、メモリからのフェッチに対してはデータを格納せず、2次キャッシュを追い出されたデータを格納するキャッシュである。Victim Cacheもいろいろな制御の仕方があり、Writeに対してヒットした場合は上位のキャッシュにデータを送って3次キャッシュのエントリは消し、命令フェッチでヒットした場合は、他のコアが使う可能性が高いので3次キャッシュのエントリ残すなど入れ替えポリシーを工夫している。

Pacificaの仮想化サポートに関しては、デュアルコア版ではやり残していたNested Address Translationがサポートされることが発表された。通常はOSが連続領域の物理メモリを管理し、ハードウェアのアドレス変換機構を使って、ページ単位でバラバラなメモリ領域をアプリケーションに対しては連続領域に見せている。仮想化を行うと、物理領域を管理するのはハイパバイザーとなり、アドレスの変換がもう1レベル必要となってしまう。従来はハイパバイザーがShadow Pagingと呼ばれるソフト的なアドレス変換を行ってこれを実現していたが、負荷の重い処理で性能低下の原因となっていた。Nested Address Translationはハードウェアがこのアドレス変換機能を実現するもので、この機能のサポートで仮想化サポートが完成したと言える。また、仮想化のコンテキストの入れ替えを改善し、Hypervisorの呼び出し時間が25%短縮されると述べた。