PCI Express Updateをお届けしたい。Many Core Updateでちょっと触れたとおり、今回のIDFではPCI-SIGのPresident兼Chairman of the boardであるAl Yanes氏にミーティングの機会を持つ事が出来た。そこでまずはAl Yanes氏(というかPCI-SIG)の現状をまずレポートし、そこから各話題に入ってゆきたいと思う。

PCI-SIG Update

さて現在規格策定中のものは一杯あるが、今年中にFinalizeされるものにはPCI Express 2.0がある。ただしこの2.0の中で、現状Revision 0.9で今年中に1.0に達するのはBase Specのみ。CFM(Card Electromechanical Specification)については現状0.7で年内も0.9どまりとされている。またAddress Translation/Device SharingといったI/O Virtualization、あるいはPCIe Cable、及びグラフィックの拡張に関しては来年まで作業が続く見通しだ。(Photo01)。

さてまず2.0について見てみる(Photo02)。"Tight budget remove all guard bands!"の文字から判るとおり、タイミングレベルで問題になっていた個所は全て解決しており、PCI Express 1.1からの移行がスムーズに進められる準備が「プロトコルレベルでは」整った。プロトコルレベル、と断るのは、CFMはRevision 0.5で大幅な機能追加がなされており、これにより仕様策定が若干遅れているのが現状だ。

まずPCI Express 2.0のPHYに関しては、概ね5GHz駆動のサポートとこれに伴うネゴシエーションの追加、及び信頼性や電力管理などに多少の追加がある程度だ。相互接続性は最も気を使ったところだそうで(Photo04)、Transmitter/Receiver/Clockの3つが5GHzで揃ったときのみ5GHzでの運用が可能で、その他の場合は自動的に2.5GHzで運用される。