【レポート】

IDF Fall 2006 - PCI Express Update

1 PCI-SIG Update - その1

  • <<
  • <

1/12

PCI Express Updateをお届けしたい。Many Core Updateでちょっと触れたとおり、今回のIDFではPCI-SIGのPresident兼Chairman of the boardであるAl Yanes氏にミーティングの機会を持つ事が出来た。そこでまずはAl Yanes氏(というかPCI-SIG)の現状をまずレポートし、そこから各話題に入ってゆきたいと思う。

PCI-SIG Update

さて現在規格策定中のものは一杯あるが、今年中にFinalizeされるものにはPCI Express 2.0がある。ただしこの2.0の中で、現状Revision 0.9で今年中に1.0に達するのはBase Specのみ。CFM(Card Electromechanical Specification)については現状0.7で年内も0.9どまりとされている。またAddress Translation/Device SharingといったI/O Virtualization、あるいはPCIe Cable、及びグラフィックの拡張に関しては来年まで作業が続く見通しだ。(Photo01)。

Photo01:とはいえ、2006年内のPCI Express 2.0のSpecification Fixはほぼ問題なし。エキサイティングなのは2007年に予定する多くの項目だ。

さてまず2.0について見てみる(Photo02)。"Tight budget remove all guard bands!"の文字から判るとおり、タイミングレベルで問題になっていた個所は全て解決しており、PCI Express 1.1からの移行がスムーズに進められる準備が「プロトコルレベルでは」整った。プロトコルレベル、と断るのは、CFMはRevision 0.5で大幅な機能追加がなされており、これにより仕様策定が若干遅れているのが現状だ。

Photo02:拡張カードでなく、基盤に直接配線する(例えばオンボードGbEコントローラ等)ケースではあまり問題がない。

まずPCI Express 2.0のPHYに関しては、概ね5GHz駆動のサポートとこれに伴うネゴシエーションの追加、及び信頼性や電力管理などに多少の追加がある程度だ。相互接続性は最も気を使ったところだそうで(Photo04)、Transmitter/Receiver/Clockの3つが5GHzで揃ったときのみ5GHzでの運用が可能で、その他の場合は自動的に2.5GHzで運用される。

Photo03:Link width up-configureは、QoSを考えるとMAC層まで関係してきそうなのだが、物理層だけで解決できるのだろうか?

Photo04:配線長もまた問題の一つ。MicroStripで最大10inch以内とされているが、以前はこれが12inchだった。このあたりはマージンを稼ぐためにやむをえない部分だろう。

  • <<
  • <

1/12

インデックス

目次
(1) PCI-SIG Update - その1
(2) PCI-SIG Update - その2
(3) PCI-SIG Update - その3
(4) 5GHz PHYとCFM 2.0 - その1
(5) 5GHz PHYとCFM 2.0 - その2
(6) 5GHz PHYとCFM 2.0 - その3
(7) I/O Virtualization - その1
(8) I/O Virtualization - その2
(9) I/O Virtualization - その3
(10) I/O Virtualization - その4
(11) Rambusが5GHz動作のPHYをデモ
(12) IntelチップセットのPCI Express Gen2対応はいつ?

もっと見る

人気記事

一覧

イチオシ記事

新着記事