【レポート】

IDF Fall 2006 - Many Core Update

1 Rattner's Keynote その1-1

  • <<
  • <

1/20

実体が無い、というかまだR&Dの最中というレベルにしては、基調講演を始め各所で語られたのがMany Core周りの話。Yamashita氏のレポート(こちら及びこちら)でも多少触れられているが、話はもう少し錯綜している。加えてGelsinger氏の基調講演で触れられたFSBのライセンシングやらGeneseoやらが加わり、何か新しい話が一杯出てきた様にも感じるのだが、これらを一言でまとめると「Vaporwareの類」という事になりそうな印象を受ける。何がどうVaporwareなのか、を整理しながら説明してゆきたい。

Rattner's Keynote その1

まずは同社CTOであるJustin Rattner氏の基調講演から入ってゆきたい。Rattner氏の基調講演は、R&Dを統括する同氏の分野にふさわしく、未来を志向したものである。同氏は幾つかの話を絡めての講演だったが、ここで取り上げたいのはTerascale ComputingHybrid Silicon Raserの話だ。

Yamasita氏のレポートにあるとおり、今回Intelは80個のシンプルなプロセッサコアからなるMany Core CPUを紹介した(Photo01)。このコアは浮動小数点演算とデータの移動のみが実装された簡単なもので、IA-32とは非互換ながら3.1GHzもの高速で動作する。この3.1GHz駆動で、コア1個あたり10GFlops/Wの性能を叩き出すという。80コア全体で1Tflops「級」の性能とされており、仮に1Tflopsとすればコアあたり12.5Gflopsが必要になり、コア1個あたりの消費電力は1.25Wというあたりか。

Photo01:Routerという部分がミソ。ここが他のプロセッサや積層されたメモリとの通信を担う事になる。

写真から見ると、同じ構造の演算器が縦に2つ実装され、右下に配されるのはRegister Fileっぽい構造である。サイズから見ると64bitの倍精度とか128bitの倍々精度というよりは32bitの単精度演算器の様だし、また機能的にも加減算はともかく乗算が入っているのかちょっと微妙なところ。あるいは演算器2つを使って乗算を構成しているのかもしれない(この場合スループットは半分に落ちる計算だ)。除算とか様々な算術演算ユニットはばっさり切り捨てているようだが、あくまでExperimentalだから、とっかかりとしてはこれで十分なのだろう。

  • <<
  • <

1/20

インデックス

目次
(1) Rattner's Keynote その1-1
(2) Rattner's Keynote その1-2
(3) Rattner's Keynote その1-3
(4) Rattner's Keynote その1-4
(5) Rattner's Keynote その2-1
(6) Rattner's Keynote その2-2
(7) Rattner's Keynote その2-3
(8) Rattner's Keynote その2-4
(9) Rattner's Keynote その2-5
(10) Usage Model その1-1
(11) Usage Model その1-2
(12) Usage Model その1-3
(13) Usage Model その2-1
(14) Usage Model その2-2
(15) Usage Model その2-3
(16) Usage Model その2-4
(17) Usage Model その2-5
(18) Usage Model その2-6
(19) FSB LicensingとGeneseo - FSB Licensing
(20) FSB LicensingとGeneseo - Geneseo

もっと見る

人気記事

一覧

イチオシ記事

新着記事