今回のSpring Processor Forum(SPF)におけるメインテーマは、「Power-Efficient Design」(消費電力を最適化した設計)である。このため、プロセッサの消費電力に関する講演が数多く集まった。ここでは組み込み機器向けのプロセッサを前提に、SPFの講演内容から消費電力関連のトピックスを紹介するとともに、消費電力について改めて考えてみたい。

まず、プロセッサが電力(パワー)を消費する理由である。P.A.Semiが5月17日(米国時間)の基調講演で消費電力を基礎から解説してくれた。CMOS回路では、(1)負荷の充放電に必要な電力、(2)CMOSのスイッチング時に発生する貫通電流による電力、(3)CMOSの待機時に生じるリーク電流による電力、の3種類の電力消費が存在する。CMOS回路が動作していないときには(3)だけが総電力消費(待機時消費電力)となり、動作しているときには(1)～(3)の合計が総電力消費(動作時消費電力)となる。

もう一つ重要なのは、CMOS回路の動作速度(遅延時間あるいは最大動作周波数)が何によって決まるかである。基本的には、MOSトランジスタのチャネル長と電源電圧、しきい電圧が遅延時間を左右する。遅延時間を短くするには、チャネル長を短くするか、電源電圧としきい電圧の差を広げることが必要になる。

ここでまず問題となるのは、しきい電圧(Vt)の取り扱いである。この点については、Transmetaが詳しく述べていた。電源電圧を固定して考えると、しきい電圧を下げた方がCMOS回路の動作速度は上がる。しかし、しきい電圧が低すぎるとリーク電流が上昇し、待機時消費電力が増えてしまう。しきい電圧の上限は動作速度の要求仕様によって決まり、しきい電圧の下限は消費電力の要求仕様によって決まることになる。

続いて考えなければならないのが、消費電力(パワー)と消費電力量(エネルギー)の違いである。National Semiconductorは、放熱設計で重要なのがパワーであり、バッテリの寿命を左右するのはエネルギーだと指摘する。エネルギーはパワーと時間の積である。プロセッサの消費電力が低くても処理に時間がかかれば、消費電力が高くて処理時間が短いプロセッサよりもエネルギーを多く消費しかねない。組み込み用プロセッサのベンチマーク仕様を策定している業界団体EEMBC(Embedded Microprocessor Benchmark Consortium)は、メモリーでそのような事例を挙げていた。