【レポート】

AMD、プロセス技術の現状を発表

1 Fab36の立ち上げは順調

  • <<
  • <

1/2

日本AMDは18日、都内のホテルで「AMDのプロセス技術及び製造能力について」と題した記者発表会を催し、Fab36の現状と来年以降の生産状況について発表を行った。

既報の通り、AMDは従来CPUの生産を担ってきたFab30の隣に、新たにFab36を建設。既にこのFab36で300mmウェハを使った90nm SOIプロセスの量産が開始されており、来年には65nm SOIプロセスへと移行することを予定している。今年後半にはこのFab36からの出荷製品が広く市場投入される事になるが、それに先立って現状のFab36の状況と今後のプロセスの開発状況、およびFab30/36でAMDが実施している生産管理システムに関しての紹介が行われた。

Fab30/36の近況

まずDaryl Ostrander氏(Photo01)より、まずFab30/36の近況が報告された。AMDは2008年度までに、生産量を(2005年度の)倍にする(Photo02)計画を立てている。このためにはFab36が順調に立ち上がる必要があるわけだが、現状を大雑把に言えば「すべて予定通り」(Photo03)としている。Fab36についてもう少し仔細に見ると、建設開始から2年半弱で実際に製品の売上が立っているという記録的なスピードである(Photo04)。その一方、Fab30も順調に生産量を上げており、現状では3万ウェハ/月の生産量を達成しているとしている(Photo05)。またFab30におけるYieldもかなり向上しており、90nm世代は非常に早い時期に立ち上げが出来たそうだ(Photo06)。

Photo01:Daryl Ostrander氏(Senior Vice President, Manufacturing and Technology, MicroProcessor Solutions Sector)。AMDの全世界のFab(Fab30/36のほかペナン、シンガポール、蘇州のアセンブル/テスト工場)とシンガポールのChartered Semiconductorとの共同作業、IBMとの共同開発までが氏の責任範囲となっている。

Photo02:スライドのグラフ縦軸の"Total Die Output"(ダイ生産量)は"Total Processor Output"の間違いだそうである。

Photo03:現状Fab36は90nm SOIでの生産で、これが今年後半から65nm SOIに遷移を開始し、来年には65nmに完全移行という計画である。

Photo04:今年第1四半期(3月期に売上が立つ以上、開始は1月中と見るのが妥当だろう)に90nmの量産が始まっているのが判る。ただ現状、これがリテールマーケットにまで広く流れているかはちょっと微妙なところ。トラブルがあった場合に追跡する場合の手間を考えると、追いにくいリテール向けではなく、まずは大口顧客向けであろう。

Photo05:縦軸がちょっと判りにくいが、2004年の第1四半期からの生産量の増加を示したもの。元々Fab30は2万ウェハ/月(2000年当時のFab30の資料によれば5000ウェハ/週)のキャパシティで、これが今では3万ウェハ/月になっている。逆算すれば、2004年第1四半期当時は17000ウェハ/月程度のアウトプットしかなかったということだ。

Photo06:グラフ左上にFab36のYieldもプロットされており、類が無いほど最初からYieldが高止まりされていることが示された。もっともIntelのCopy Exactlyほどではないにせよ、Fab30での実績をそのまま反映しているから、当然といえば当然なのであるが、案外当然のはずの事が実現できないのがこの世界なだけに、誇示するのも無理ないのかもしれない。

今後は65nm世代にまず移行し(Photo07)、ついで45nm世代やその先の32nm/22nm世代への移行が控えている事になる。通常プロセスは2年サイクルで更新されてゆくが、130nm→90nmは例外的に3年(Ostrander氏は「厳密には2年8カ月だ」と言っていたが)掛かった事については「協力パートナーをMotorolaからIBMに変えたため、通常より余分に期間が掛かった」との回答があった。正確にはパートナーとSOIの両方が大きな遅延の原因ではないかと思うが、逆に今後はこうした遅延要因が無いので順調にプロセスが推移するとしている。その65nm世代であるが、SRAMでの試作の結果は順調で、初期ロットのYieldは十分に高いとしている(Photo08)。この第3世代の歪シリコンでは、初期のものに比べて性能を42%向上できる、としている(Photo09)。

Photo07:プレゼンテーションには直接関係ないが、130nmから130nm SOIへの移行が遅れた(結果、プレゼンテーションでも130nm世代が異様に長くなった)理由を尋ねたところ、「やはりSOIをモノにするためには、それなりの学習期間が必要であった」という返事が返ってきた。やっとSOIプロセスを手中に納めたからこそ、素直に言えたのであろう(以前は順調だの一本槍だったから、だいぶ変わったものである)。

Photo08:トランジスタの話は後述。第3世代の歪シリコンとは、SiGeを埋め込む形になるものだ。

Photo09:グラフはリーク電流一定の条件で、どこまで動作速度(スイッチング速度)を上げられるかをプロットしたもの。最近CPUにおける消費電力の大きな部分をリーク電流が占めるから、つまり速度が一定なら消費電力を下げられるし、消費電力が一定なら速度を上げられる(42%上げられる、といえないのはスイッチングに起因する消費電力も増えるからで、これを勘案すると30%も行かないであろうが)。

今後の動向としては、まずIBMとの技術提携を2011年まで延長しており、更に45nm以降の世代への研究も行ってゆく事を示している(Photo10)。IBMとの提携により研究開発の費用を抑えつつ効果的な開発が可能になる、というのがOstrander氏の主張である。

Photo10:ここに示したものの他にも様々な研究が進行中である、としていた。

  • <<
  • <

1/2

インデックス

目次
(1) Fab36の立ち上げは順調
(2) Orleans/Windsorコアの登場は?

人気記事

一覧

イチオシ記事

新着記事