米カリフォルニア州サンフランシスコで7日(米国時間)から「Intel Developer Forum(IDF) Spring 2006」が開幕。オープニング基調講演で、同社CTOのJustin Rattner氏が次世代マイクロアーキテクチャ「Intel Core Microarchtecture」について説明した。

Intel Core Microarchtectureは、消費電力を抑えながら、パフォーマンスを向上させる効率性が特徴。そのキーポイントとして、実行パイプラインやプリフェッチの改善、新メディアブースト、共有L2キャッシュ、電力管理機能など5つが紹介された。

今年でIDFは10年目を迎える。これまでIDFでは毎日1本か2本ずつ基調講演が行われていたが、今回は初日に全ての基調講演(オープニング、デジタルエンタープライズ、モビリティ、デジタルホーム)が行われた。2日目以降からは、テクノロジー・インサイツ(Technology Insights)という、シニア・テクノロジストによる講演が用意されている。これまでよりもテクノロジに対する理解を深めてもらうことを目的としたプログラムに変わっており、今年後半に転機を迎える同社の現状を反映したIDFと言えそうだ。

Rattner氏のオープニング基調講演のテーマは、"省電力性を兼ね備えたパフォーマンス"である。今や消費電力の問題はモバイル分野だけではなく、デスクトップやサーバを含む、すべてのPCカテゴリーでの悩みとなっている。たとえば1993年から2005年まで続いたPentiumシリーズの場合、デスクトップ向けのオリジナルPentiumからPentium 4まで、パフォーマンスの上昇に比例するように、1命令を実行するのに必要な電力が上昇してしまう。

その状況を変えたのが、2003年に登場したPentium Mだ。効率的な命令実行で低消費電力を実現したモバイル向け製品だが、2005年時点のPentium MはオリジナルPentiumとほぼ同じ消費電力で、2001年時点のPentium 4並の性能を発揮。また、その後継となるCore Duoは、オリジナルPentiumを下回る消費電力でPentium 4に迫るパフォーマンスを実現している。

このようなパフォーマンスと省電力性の両立をさらに追求したのが、次世代マイクロアーキテクチャのCoreだ。効率的な電力消費、さらに64bitアドレス/仮想技術/高度なセキュリティなどCPUのトップラインに求められる機能と性能にも対応できる。

Rattner氏は基調講演の中で、Coreに効率性をもたらす5つのポイントを挙げた。まず「Wide Dynamic Execution」。1クロックあたり4命令の帯域を持つ。そのため1サイクルでより多くを実行できるようになり、少ないサイクル数で処理を完了できる。パイプラインは14段。また、これまでのMicro-Ops fusionに加えて、2つのx86命令を1つの命令に融合させて1フロップで実行するMacro-Ops fusionを備える。

「Advanced Digital Media Boost」は、128bit SSE / SSE2 / SSE3命令を1サイクルで実行し、マルチメディアやグラフィックス・アプリケーションの実行速度を効果的に引き上げる。「Advanced Smart Cache」は、複数のコアで1つのL2キャッシュを共有し、キャッシュへのアクセスタイムの短縮、効率的なデータ共有、消費電力の削減を実現する。

「Smart Memory Access」では、プリフェッチのアルゴリズムが改善されたほか、より柔軟なロード/ストア命令を実現。さらに、よりインテリジェントにサブシステムへの電力供給をコントロールするパワーゲーティングを持つ「Intelligent Power Capability」を備える。