半導体デバイス技術とプロセス技術に関する世界最大の国際会議IEDM(International Electron Devices Meeting)」が米国ワシントンD.C.で始まった。カンファレンス(技術講演)の初日である12月5日(現地時間)の正午にIEDM実行委員会は記者会見を開催し、5～7日に開催されるカンファレンスのハイライトを紹介した。45nm CMOS技術、先端MOSデバイス、極低誘電率絶縁膜、ナノテクノロジ、MEMS(Micro Electro Mechanical Systems)、折り曲げ可能な電子デバイスなどが注目すべき講演だとして、その代表例を紹介した。

説明に当たったPublicity ChairのThomas Bonifield氏はまず、半導体製造技術の現状と将来展望を説明した。CMOS技術の基本回路であるnMOS FETとpMOS FETでは、現在のところゲート電極に多結晶シリコンを使い、ゲート絶縁膜に酸化窒化膜(SiON膜)を採用することが多い。ただしこの組み合わせには、多結晶シリコン層の空乏化という問題がある。そこで将来はゲート電極に金属を、ゲート絶縁膜に高誘電率膜を使おうとしている。金属の候補はニッケルのフルシリサイド(FUSI:Fully Silicided Poly Gates)、高誘電率膜の候補はハフニウム酸化窒化(HfSiON)膜あるいはランタンアルミネート(LaAlO3)膜である。MOSチャネルではひずみシリコン技術が採用されつつある。MOSチャネルの電子移動度を高めて駆動電流を増やすためである。より大きなひずみをMOSチャネルに与えて電子移動度をさらに向上させる技術がいくつか開発されている。配線技術では、6層～10層の銅配線が量産に使われるようになってきた。層間絶縁膜には低誘電率絶縁材料(low-k材料)としてSiOCが採用されている。将来はさらに誘電率を下げた、ポーラス構造の材料を使おうという動きがある。

フルシリサイドでCMOSの駆動電流を高める

現状認識に続き、Bonifield氏はIEDM 2005で注目すべき講演を紹介した。最初は米Intelが開発した、ゲート長35nmのMOS FET技術を取り上げた(講演番号10.1)。ゲート幅当たりの駆動電流がきわめて高い。nMOS FETが1.75mA/μm、pMOS FETが1.06mA/μmである。ニッケル(Ni)によるフルシリサイド(FUSI)技術、1.2nmの極薄ゲート酸化窒化(SiON)膜技術、ひずみシリコン技術を駆使した。

続いて富士通研究所と富士通の共同チームによる極低誘電率絶縁膜の開発成果が注目講演だとした(講演番号3.2)。比誘電率が2.25と低い、ナノクラスターのシリカ(NCS:Nano-Clustering Silica)を層間絶縁膜に使う。またポーラス構造の低誘電率膜に水分が入り込んで不良を引き起こす機構に関する、東芝とソニーの共同研究成果を取り上げた(講演番号8.2)。

ひずみシリコン技術では、米IBMとソニー、東芝、米AMDの共同チームによる開発成果が紹介された(講演番号3.3)。デュアルストレスライナーをnMOS FETとpMOS FETに使用し、さらにnMOSにはストレスメモリ技術を、pMOSには埋め込みシリコンゲルマニウム技術を適用してひずみを拡大した。65nmのSOI(silicon on insulator)プロセスに改良型のひずみシリコン技術を組み込んだ結果、リング発振器の遅延時間が14%短くなった。

また、結晶方位を制御することで性能を高めたIBMのバルクCMOS技術が高い評価を得ていた(講演番号10.3)。nMOS FETを(100)基板に、pMOS FETを(110)基板に形成した。それぞれ、駆動電流を高めるために最適な結晶方位である。従来は(100)ウエハーを使っており、pMOSにとっては最適ではなかった。そこで(110)ウエハーと(100)ウエハーを貼り合わせた。貼り合わせ後に薄い(110)層と(100)ウエハーを残す。(110)層の中でnMOS形成領域だけを固相エピタキシャル法で再結晶化し、(100)層を作製した。試作したCMOSデバイスではnMOSの劣化なしに、pMOSの駆動電流を30%高められた。

シリコンCMOSの次ぎを担おうとする先端的な研究成果では、インジウムアンチモン(InSb)量子井戸構造の高速トランジスタ技術が注目すべき講演だとしていた(講演番号32.1)。Intelと英QineQの共同チームが研究中である。エネルギバンドギャップが広いアルミニウムインジウムアンチモン(AlInSb)とエネルギバンドギャップが狭いInSbを積層することによって量子井戸構造を作製した。AlInSb層に不純物を注入してキャリヤを発生させ、InSb量子井戸層を走行させる。InSbは電子移動度が最も高い半導体材料として知られており、原理的には超高速動作のトランジスタを実現できる。

ナノテクノロジでは、英Cambridge Universityと韓国Sungkyunkwan University、韓国Samsung Advanced Institute of Technologyの共同チームが試作した、細長いナノチューブ対を使用したスイッチが注目論文である(講演番号11.4)。ソース電極とドレイン電極の上に細長い柱状のカーボンナノチューブを形成する。ソース電極は接地しておく。ドレイン電極は浮遊電極である。ドレイン電極に隣接したゲート電極にプラスの電圧を印加すると、ドレイン電極上のカーボンナノチューブがプラスに帯電する。ゲート電極の電圧を上げていくと、ソース電極とドレイン電極のカーボンナノチューブ同士が引き合い、接触する。想定する用途には高密度なDRAMセルがある。ソース電極のカーボンナノチューブの表面を絶縁膜で覆い、キャパシタをドレイン電極との間で構成することによってDRAMセルを構築できる。

MEMS技術による人工内耳デバイス

MEMS(Micro Electro Mechanical Systems)技術では、米University of Michiganが開発中の人工内耳に関する講演が紹介された(講演番号5.7)。マイクロマシーニング技術で作製した針状の電極アレイを内耳の蝸牛に差し込み、聴覚神経を刺激する。従来の人工内耳に比べ、生体組織への侵襲性が低い。また既存の人工内耳よりも安価になる可能性がある。

シリコンチップを積層する3次元積層技術に関する研究成果も高い評価を受けた。東北大学のグループは、シリコン貫通電極を利用して10個のSRAMチップを積層してみせた(講演番号14.4)。開発した積層技術は、位置合わせの誤差が1μm以内と非常に小さい。液体の表面張力により、セルフアラインで積層チップの電極同士が接続される。また支持用ウエハー上に良品確認済みベアチップをアレイ上にまとめて積層し、ベアチップを1個ずつ積層する方式に比べてスループットを飛躍的に高めた製造プロセスを構築した。

点字を表示するシート状ディスプレイ

折り曲げ可能な電子デバイスでは、東京大学のグループが開発した、点字を表示するシート状のディスプレイが紹介された(講演番号5.1)。折り曲げ可能なポリイミド基板に薄膜トランジスタと点字表示用アクチュエータを形成した。またセッション18では、この分野の代表的な研究者5名による講演が予定されている。