【レポート】

IDF Spring 2005 - Process Technology ~ 65nmへは急速移行、CMOSの限界はいつ?

1 Manufacturing Update

  • <<
  • <

1/4

Photo01:Technology & Manufacturing GroupのVice President兼Fab/Sort ManufacturingのGeneral ManagerであるSteven R. Grant氏。

IDF前日プレビューでも少し触れたとおり、Intelは今後のProcess Technologyに関して割と深い話を披露してくれた。そこで、別件であったIntelのManufacturingの話と絡めて、少しこのあたりをご紹介したい。

まず、実際のFabでの生産管理を行っているSteven R. Grant氏による90nm/65nmの生産状況や、その後の展開について簡単にご紹介したい。Intelは従来からTechnology Pipelineと称して3世代のプロセスの開発を同時に行っている事を明らかにしているが、現状は65nmの製造準備が進むと共に、45nm世代の製造に必要な開発が行われ、かつ32nm世代のリサーチが行われている(Photo02)。さてその65nm世代であるが、2004年度に生産関連で投資された$3.8B(38億ドル:4000億円以上)の75%余りがFabへの投資で、更にその内訳を見ると、圧倒的に65nm世代への投資が多いことが判る(Photo03)。勿論90nm世代への投資は2003年度がピークだったことを考えれば、90nmの投資金額がそんなに多い筈もないのだが、それにしても65nm世代が必要とする投資が馬鹿にならない事が判る。

Photo02:来年になると65nm世代が量産段階に入り、45nm世代が製造準備、32nm世代が開発、22nm世代がリサーチとなるわけだ。

Photo03:写真から大雑把に数値を算出すると、2004年度における各プロセス別投資額の割合は

Q1 Q2 Q3 Q4
130nm 7% 3% 2% 1%
90nm 43% 43% 29% 18%
65nm 50% 54% 68% 81%
といったところ。各四半期の投資金額が同じな訳は無いのだが、目安として均等に投資したと考えると、0.13μmには4%、90nmには33%、65nmには63%の金額が投じられたことになる。

しかしながらIntelは、この65nm世代を複数のFabで立ち上げる。Photo04はIntelの持つFabを示したもので、今回は更に各々のFabの状況まで示された(表1)が、未だに1μm(=1,000nm)なんていう古いプロセスの工場も維持する一方で、既に2つのfabが65nmに移行しており、D1Dを含めると3つのfabが2005年中に65nmプロセスに移行するという、猛烈な勢いでの転換が進んでいることが判る。

Photo04:ブルーが前工程(CPUやチップセットなどのダイの製造)、イエローが後工程(パッケージング)の施設をそれぞれ示す。

表1:Intelの持つFabの状況

場所 施設名 建設年度 生産品目 利用プロセス技術 ウェハサイズ(mm) クリーンルーム面積(Ksqft) 将来計画
前工程 Chandler, Arizona Fab 22 2001 Logic 0.13μm 200 150 変更なし
Fab 12 1996 Logic 65nm 300 208 2005年後半に生産開始
Santa Clara, California D2 1988 Logic, Flash memory development 0.13μm, 90nm 200 204 変更なし
Colorado Springs, Colorado Fab 23 2001 Flash memory, Communications Products 0.18μm 200 160 2005年中に130nmに移行
Leixlip, Ireland Fab 10 / 14 1993 / 1998 Logic / Flash 0.18 / 0.13μm 200 195 変更なし
Fab 24 2004 Logic 90 / 65nm 300 224 2005年度に稼動
Fab 24-2 2005
Jerusalem, Israel Fab 8 1985 Logic, Flash memory 1.0 / 0.70 / 0.50 / 0.35μm 150 40 変更なし
Qiryat Gat, Israel Fab 18 1999 Logic / Flash 0.18μm, 90nm* 200 107 2005年第4四半期に90nmプロセス稼動
Hudson, Massachusetts Fab 17 1994 Logic 0.13μm 200 117 変更なし
Rio Rancho, New Mexico Fab 11 1993 Logic, Flash memory 0.18 / 0.13μm 200 303 変更なし
Fab 11X 2002 Logic 0.13μm 300 243 変更なし
Hilisboro, Oregon D1C 1999 Logic 0.13μm, 90nm 300 149 45nmでのFlash開発(2007年度)
Fab 20 1996 Logic 0.13μm 200 140 変更なし
D1D 2003 Logic Development m/ar 300 212 2005年度中に65nmへ移行
後工程 Cavite, Philippines CV1 1997 Logic and Communications N/A 200 / 300 N/A 変更なし
CV2 1998 Flash memory 200 変更なし
Pudong, China PD1 1997 Flash memory 200 変更なし
PD2 2001 Logic Products 200 / 300 変更なし
Chengdu, China CD1 2004 Logic Products 200 / 300 2006年第1四半期に量産開始:施設を165Ksqftに拡張予定
Penag, Malaysia PG6 1998 Logic and Communications 200 変更なし
PG7 1994 Logic and Communications 200 変更なし
PG8 1997 Logic Products 200 / 300 2005年度に拡張予定
Kulim, Malaysia KM1 / KM2 1996 Board manufactureing and Logic Products N/A 2005年度に拡張予定
KM2 1997
San Jose, Costa Rica CR1 1997 Logic Products 200 / 300 2005年度に拡張予定
CR2 1999 Logic Products 200 / 300

こうしたペースでプロセスを転換する最大の理由は、やはりコスト減にあるのは間違いない。そもそも200mmウェハ→300mmウェハに転換する最大の理由はコスト減であり、加えてプロセスの微細化により、1枚のウェハから取れるダイの数を増やすことで更に原価を下げるという仕組みである。また微細化と同時にウェハの生産効率も向上しており、90nmプロセスは今のところ最高の生産量を誇っている(Photo05)。Intelはまた、既存のFabを定期的に最新の設備に入れ替えている。例えばアリゾナのFab12の場合、0.25μmプロセスのfabとして1996年に操業を開始してからほぼ7年間はCPUの生産を行ってきたほか、2001年からはチップセットの製造も行ってきた。で、2005年からは300mmウェハへの転換を図ると共に、65nmプロセスの製造設備に入れ替えることで、2006年からはまたCPUの製造を開始する、という流れになっている(Photo06)。つまり、10年毎にほぼ完全にFabの設備が入れ替わる、という構造になっているわけだ。Intelは平均2年で1世代プロセスを進化させているから、5世代ほどスキップする計算になる。実際はというとFab12は、当初は0.25μmプロセスだったが、2001年11月の時点では0.18μmに転換されており(Photo07)、今回は4世代をスキップする勘定になる。ちなみにPhoto01では大雑把にCPUとChipsetという分類がなされていたが、例えばFab11の場合はLogic専用ライン、Flash Memory専用ライン、および共用ラインが混在する形になっており、しかも次第に共用ラインの比率を増やすことで柔軟な製品ラインの展開を可能にする配慮がなされている、という話だった。

Photo05:プロセス別のウェハ生産量を時系列で示したもの。90nm世代もfab自体は3つ(Fab18はまだ0.18μmプロセス)しかないにも関わらず、過去最大の生産量を誇る。

Photo06:300mmウェハへの移行と65nmプロセスへの移行を同時に行わないのは、Intelは130nmの世代で300mmウェハへの移行を行っていることと無関係ではなさそうだ。

Photo07:2001年11月27日にIntelが開催した「マイクロプロセッサ製造技術に関する記者説明会」で配布された参考資料4より抜粋。

こうしたドラスティックなラインの共用・転換は、大量にFabを抱えているIntelならではの芸当ではある。例えば10年サイクルで設備を一新し、かつ設備の更新に2年ほど掛かるとすれば、最低5つのFabがあれば回る計算になるが、Intelは前工程だけで15のfabを抱えているから(※)、今回65nmプロセスで同時に3つのFabがスタートするのは極めてリーズナブルな選択と言える。ちなみにProcess Yield(歩留まり)に関しては、かなり早いタイミングで十分なレベルまで落ちると予測しているようで、65nmに関しても2005年の早い時期に、量産に耐えるレベルになると見ているようだ(Photo09)

(※:Fab24とFab24-2を別と数えた場合の計算。一緒に考えれば14である。)

Photo08:大体8年ほど製造をした後2年ほど設備の更新を行い…というサイクルで行われている様である。

Photo09:縦軸はウェハ上の欠陥の密度を対数表示したもので、従って値が低いほどYieldが高いということになる。まぁYieldは欠陥密度以外にダイサイズにも関係してくるから、Defect Densityの逆数がそのままYieldになるという訳でもないのだが。

  • <<
  • <

1/4

インデックス

目次
(1) Manufacturing Update
(2) 65nm世代
(3) 45nm世代以降
(4) 自己配線など今後の技術

人気記事

一覧

イチオシ記事

新着記事