デュアルコアItanium 2"Montecito"は、合計24MBという巨大なL3キャッシュメモリをオンダイに搭載する。チップのトランジスタ数は17億個を超え、そのうち約15億個のトランジスタがL3キャッシュメモリに属する。この膨大なL3キャッシュメモリのトランジスタを効率的に扱うために、Intelは非同期式設計(Asynchronous Design)を採用した。

トランジスタの大半がL3キャッシュメモリに属するという状況では、その消費電力の削減は重要な課題となる。MontecitoのL3キャッシュメモリは、L3キャッシュタグ、データパス、L3キャッシュメモリの領域に分かれており、L3キャッシュタグからデータパスまでが同期式設計を用いており、メモリ領域について非同期式設計が採用されている。そこでは、クロックが使われておらず、クロック分配とラッチによる動作時消費電力がないという。

従って、トランジスタの動作に関わる消費電力は無視できるものの、リーク電流による消費電力が問題となる。リーク電流も減らせるように、L3キャッシュメモリへの供給電圧をコアへの供給電圧とは別系統とし、最大0.3V程度、コア電圧より低い電圧を供給する。このことにより、コア電圧が1.1Vで動作している状況での24MBのL3キャッシュメモリの消費電力は4.2W以下であり、そのうち、動作時消費電力は5%以下を達成した。動作時消費電力がこれほど低い理由は、非同期式設計により、データのやりとりに必要な回路しかアクティブにならないためだと考えられる。

非同期式設計のメリットはこれだけではない。24MBもの巨大なL3キャッシュにアクセスするため、通常であればレイテンシが増大する。従来通りの同期式設計を採用した場合は、レイテンシが8サイクルであるところ、今回の非同期式設計を導入したところ、レイテンシが5サイクルになったという。従来、L3キャッシュメモリの容量を増大するにつれて、レイテンシを短く保つことが徐々に困難になっていたが、Montecitoに関しては、容量を大きくしたにも関わらず、レイテンシを短くすることができたようだ。これも、非同期式設計のメリットである。

同期式設計と非同期式設計のタイミング比較

その他、MontecitoのL3キャッシュメモリには、データの誤りを防ぐPellstonテクノロジが導入されている。ECCエラーを検知すると、正しいデータを書き戻し、再度読み出しを実行する。