【レポート】

ISSCC 2005 - デュアルコアのItanium 2プロセッサ"Montecito"の詳細が発表

    古林高  [2005/02/11]

    サンフランシスコで開催されているISSCC(International Solid-State Circuits Conference) 2005はセッション2日目に、注目の「Microprcessors and Signal Processing」のセッションが開催された。このセッションでは、注目のIBM、SONY、Toshibaによる「Cell」を始め、IBMの「BlueGene/L」、Sun Microsystemsの「UltraSPARC IV+」などが発表された。そのセッションのオープニングを飾ったのが、Intelの次世代Itanium 2プロセッサ「Montecito」だ。

    Montecitoの特徴

    Montecitoに搭載されたFoxton Technology

    Temporal Multi-Threading技術を搭載し、物理2コア、論理4コアのプロセッサ

    MontecitoはIntel初のデュアルコアプロセッサとして開発が進められてきた。しかも、デュアルスレッド機能を搭載したコアであるため、物理2コア、論理4コアのプロセッサとなり、OSからは4つのプロセッサとして認識される。このデュアルスレッド機能は、「Temporal Multi-Threading」(TMT)と呼ばれ、L3キャッシュミスのような、長いレイテンシのイベントが発生した時にスレッドの切り替えが起きる仕組みになっている。マルチスレッド技術は、複数のスレッドがプロセッサの演算リソースを時分割で利用する仕組みだ。TMTにおいても、2つのスレッドが全ての実行リソースとキャッシュメモリなどを共有する。このTMTにより、データベース処理などにおいて15~35%のパフォーマンスゲインが得られるという。

    Montecitoは、11イシュー(11命令同時発行可能な)2ウェイTMT EPIC(Explicitly Parallel Instruction Computing:VLIWライクな技術)コアを2つ搭載している。そして各コアのキャッシュメモリの構造が変更された。従来は256KBのユニファイドL2キャッシュ、最大9MBのユニファイドL3キャッシュを持っていたが、Montecitoでは16KBのL1命令キャッシュ、同じく16KBのL1データキャッシュに続いて、1MBのL2命令キャッシュ、256KBのL2データキャッシュが続き、12MBのユニファイドL3キャッシュに至る構造となっており、大幅にキャッシュメモリが強化されている。

    製造プロセスは90nm バルクCMOSテクノロジを採用しており、7層銅配線である。17億2000万トランジスタを1ダイに搭載、ダイサイズは596平方mmに達する。動作周波数は最大2GHz程度で、消費電力は100Wとされている。比較すると、9MBのL3キャッシュを搭載したItanium 2 "Madison 9M"は、130nm バルクCMOSテクノロジを採用、6層銅配線で5億9200万トランジスタを集積、ダイサイズは432平方mmで、1.6GHzで動作し、消費電力は130Wとなっている。Montecitoはかなり回路規模の大きなプロセッサでありながら、消費電力を100Wに控えている。省電力のために、様々な工夫が盛り込まれている。

    Montecitoプロセッサコアの消費電力内訳

    Montecitoプロセッサチップの消費電力内訳

    プロセスレベルでは、ゲートを長く、スレッショルド電圧を高く設定することでリーク電流を少なくしたトランジスタや、クロックゲーティングの採用により、整数演算を中心としたアプリケーションで約28%の省電力を達成した。高速に動作するがリーク電流の多いLow-Vtトランジスタは、コアロジックのトランジスタの1.7%ほどに使うほかは、ほとんど利用せず、全トランジスタに占めるLow-Vtトランジスタの割合は0.06%だという。極力リークの少ないトランジスタを使う設計となっている。

    回路ブロック毎のトランジスタ数と、Low-Vtトランジスタの使用比率

    回路ブロックトランジスタ数Low-Vtトランジスタ数
    コアロジック5700万1.7%
    コアキャッシュ1億650万0%
    L3キャッシュ15億5000万0%
    バスロジック&IO670万0.3%
    トータル17億2000万0.06%

    最適化機能"Foxton Technology"を搭載

    Intelの試算によると、旧コアをそのまま工夫せずに使ってMontecitoを作ると、想定では300W近い消費電力になってしまう見込みだという。当然これでは実用化できないので、省電力技術を工夫した。

    Intelでは、管理すべき電力はパワーイン(入力電力)であり、温度など出力されるエネルギー(パワーアウト)よりも重要度が高いと考えている。その理由は、システムの使用する電力(=入力電力)が、データセンターにおける運用コストに直接跳ね返って来るからである。このため、Montecitoでは、規定の消費電力の元で、処理能力を最大化する技術「Foxton Technology」を搭載、また、負荷に応じて周波数と電圧の双方をスケールし、消費電力を控える技術である「Demand-Based Switching」技術を搭載した。

    Foxton technology

    Demand-Based Switching

    Foxton Technologyは、マイクロコントローラを使って動作パラメタのフィードバック制御を行う。16bit命令/32bitデータのFoxtonマイクロコントローラを搭載、これは4k×16bitの命令メモリと4k×8bitのデータメモリを持ち、1GHz動作で、5ステージのパイプラインを持つ。ファームウェアが搭載されており、これによって温度や消費電力から動作電圧や周波数のフィードバック制御を行う動作論理を定めている。

    まず、各コア毎に2つ、1ダイで合計4つの温度センサーを持つ。またプロセッサカードのパッケージ端子からダイまでの間で、パッケージ抵抗による電圧降下を測定する。この電圧と温度センサーの出力を、4つのADコンバータを通してFoxtonマイクロコントローラに入力する。パッケージ端子からダイまでの間のパッケージの抵抗と、電圧降下を知ることによりチップに流れる電流が判明するので、P=IV=IIRにより消費電力が判明する。

    一方、フィードバックを行うパラメタは電圧となっている。クロックについては、電圧が決まれば、電圧・周波数コンバータにより周波数が決まるようになっており、消費電力をモニターしながら、規定の消費電力に収まるように8μSのインターバルで電圧をコントロールする仕組みになっている。

    このようにコアの周波数はリアルタイムに変化するので、コアとシステムバスの間は非同期となっており、Clock domain crossing resolver latchにより結んでいる。今回、回路規模が大きくなったMontecitoは非同期(Asynchronous)技術を積極的に導入しており、合計24MBの巨大なL3キャッシュにも、非同期技術が使われている。

    回路ブロック毎の動作パラメタと消費電力

    ドメイン電圧周波数消費電力
    コア0.8-1.2V電圧に従う80W(2コアトータル)
    L3キャッシュ0.9-1V自己決定(非同期)5W(2コアトータル)
    IO1.2Vバスに従う8W
    その他1.15V固定6W

    数々のパフォーマンスアップと省電力のための機能を取り入れたMontecitoが今年登場した後、RISCサーバを中心としたエンタープライズ市場でどのように受け止められるのか、その動向が注目される。

    関連記事

    関連サイト

    新着記事

    特設サイトの情報

      求人情報

      人気記事

      一覧

      イチオシ記事

      新着記事

      特別企画

      転職ノウハウ

      あなたの仕事適性診断

      4つの診断で、自分の適性を見つめなおそう!

      Heroes File ~挑戦者たち~

      働くこと・挑戦し続けることへの思いを綴ったインタビュー

      はじめての転職診断

      あなたにピッタリのアドバイスを読むことができます。

      転職Q&A

      転職に必要な情報が収集できます

      スカウト転職する

      企業からアプローチのメッセージが届きます。

      マイナビニュースマガジン