技術概要が明らかにされた第1世代のCellプロセッサ。前回のレポートにISSCCでの技術論文発表の内容を補足しながら、Cellの基本設計についてまとめてみる。

Cellのダイフォト

Cellの登場によって何が変わるのか。そのキーワードとして、パフォーマンス、インタラクション、フレキシビリティなどが挙げられる。

IBM/東芝/SCEIの3社が「スーパーコンピュータ・オン・チップ」と表現するパフォーマンス。その土台となるのがマルチコア型のアーキテクチャである。Power Processor Element(PPE)と呼ばれるPowerアーキテクチャをベースにしたRISC型64bitプロセッサコアとSynergistic Processor Element(SPE)と呼ばれるストリーミング・プロセッシング・ユニットを8個搭載する。初期テストではこれらが4GHz超のクロックスピードでの動作が確認されている。SPEに関する論文に示されたテスト結果では、SPE単体で1.1V/38℃で4GHz、1.3V/63℃で5GHzが計測されている。これとは別の実験では、1.4V/56℃で5.6GHzでの動作を確認しているそうだ。

柔軟性が増すマイクロプロセッサ・アーキテクチャの流れ

PPEは2スレッドの同時実行が可能なSMT機能を持つため、8個のSPEを合わせると、10ウエイのコヒレントスレッド・マシンとして認識される。「クロックスピードを競うレースに参戦できるが、クロックと同時にパラレリズムも極めている」とIBMのJim Kahle氏。Cellはモジュラー構造を採用しており、SPEの増減によって浮動小数点演算能力の調整が可能。最初に搭載される製品になると見られる次世代のPlayStationのようなゲーム機にとどまらず、携帯機器から家電、そしてパソコンやサーバ/ワークステーションまで幅広くカバーできる。

アプリケーションの対応範囲も広いが、SPEはストリーミング処理を高速に実行できる設計になっており、ゲームやメディア処理などで特に強みを発揮する。アプリケーションによっては従来の汎用プロセッサに比べて10倍の性能を示すそうだ。

また、ブロードバンド・アーキテクチャという特徴を持つ。SIMD構造のSPEは、各128本の128bitレジスタとLocal Storeと呼ばれる256KBのローカルメモリを備えており、それぞれが独立したアドレス空間で動作する。コア間はElement Interconnct Bus(EIB)という96B/cycleの高速な内部インターコネクトバスで結ばれており、プロセッサあたり128以上のメモリへの同時データ・トランザクションが可能。帯域幅制御のためのリソース割付機能、複数のOSの間でリアルタイム応答性を確保する仮想化機能などと組み合わせれば、リアルタイム処理の特徴を生かした分散処理を可能にする。「コンピュータは何かを生成するだけの存在ではなく、人間がコンピュータシステムとやりとりするように、コンピュータ同士が人間と同じタイミングでやりとりできるようになる」とKahle氏は説明する。

ちなみにSPEは、電圧1.1V、4GHz動作のスイッチングで4Wを消費する。データフェッチやブランチ予測などのスケジューリングの問題を解決して、マルチコア設計の課題である領域と消費電力の制限に対応しているという。熱対策については、低コストの熱設計が可能になるように、1つのリニアセンサーと10個のデジタル熱センサを搭載する。リニアセンサは外部I/Oを通じて冷却システムをコントロールしながらダイの温度を調整、デジタル熱センサは温度の上昇に対して初期的な警告を発する。

熱対策はマルチコア・アーキテクチャの重要課題