米Sun Microsystemsは8日(現地時間)、ISSCC(International Solid-State Circuits Conference) 2005にて、90nm版デュアルコアプロセッサ「UltraSPARC IV+」の技術内容について発表した。同社は「UltraSPARC IV+」を昨年10月に発表している。

UltraSPARC IV+は、同社の130nmプロセスを採用した最初のデュアルコアプロセッサ「UltraSPARC IV」に対して、2倍の性能向上を図ることを目指して開発された。製造は、Texas Instrumentsの90nmプロセスで、9層メタル、デュアルVtおよびデュアルゲートオキサイド(ゲート絶縁膜の厚みを2種類持つ)、Low-k層間絶縁膜技術を採用している。チップのダイサイズは336平方mmで、2億9,500万個のトランジスタを搭載する。動作周波数は1.8GHzで、消費電力は100W以下、動作電圧は1.1Vとなっている。

90nmプロセスを採用することにより、ノイズの増大、リークの増大、配線抵抗の増大などさまざまな物理条件が難しくなり、一方でパフォーマンスターゲットはより高くなっている。このため、回路レイアウトは新しく描きなおしているという。

動作時消費電力を削減するため、クロックゲーティング技術が採用され、活動していない回路領域の電源を随時落とし、活動している回路領域のみアクティブに保つようにしている。またリークパワーは全消費電力の10%強だが、リーク電力削減のため、高速に動作するがリーク電流の多いLow-Vtトランジスタの利用を、全体の5%以下に留めている。また、トランジスタのスタンバイ時に基板バイアスをかけ、スタンバイ時のリーク電流を30%～40%程度削減している。

UltraSPARC IVではDRAMのメモリコントローラを搭載しており、この点はUltraSPARC IV+でも踏襲されている。L1キャッシュもコアごとに搭載されており、命令キャッシュが32KBから64KBに増量されている。UltraSPARC IVではL2キャッシュタグのみオンダイで搭載し、16MBまでのL2キャッシュを外部メモリとして接続する形式だったが、UltraSPARC IV+では2つのコアで共有する2MBのL2キャッシュをオンダイで搭載、そしてその上位にL3キャッシュタグをオンダイで搭載し、L3キャッシュメモリは32MBまでの容量で外部メモリとして接続する構成となる。このように、UltraSPARC IVに比べて、キャッシュメモリが強化されている。

UltraSPARC IV+プロセッサのメモリ構成

現行のUltraSPARC IVは消費電力が108W、動作周波数が1.2GHzとなっており、UltraSPARC IV+では、動作周波数が1.8GHzと1.5倍に高まっているほか、キャッシュの容量も大幅に増え、消費電力も下がっている。UltraSPARC IV+は、現行のUltraSPARC IVに比べて十分な性能向上が示されそうだ。